Low Power AGRINDINĖS

J

jayakumarjay

Guest
Ar kas nors dirba mažos galios,

Jei taip, kuris yra geriausias būdas sumažinti energijostai darydama architektūros analizę ar vartų lygio analizė

 
paprastai aukštasis abstrakcji geriau jums sutaupyti elektros energijos

 
Kai kuriose sintezės priemones, yra keletas variantų mažos galios.
Ir jūs galite gauti kai kuriuos dokumentus iš aptemptas.

Sėkmės

 
Low Power dizainas gali būti taikomas visų lygių dizainas.
Architektūros turi daugiau santaupų, negu vartų lygiu.
Mažos galios yra labai sudėtingas klausimas, jums reikia priemonių, panašių PowerCompiler Synopsis tačiau turite mokėti daug.

 
Jūs galite naudoti priemonė galios drama.naudojant galima analizuoti savo rtl kodas optimizuoti energijos įvairiuose etapuose.

 
Tai derinys architektūros ir gatelevel dizainas.Laikrodis Gatings, naudoti mažos galios bibliotekos keletą sistemų naudojamas architektūros ir gatelevel implementacje.

 
gera apklausa mažos galios metodai
Atsiprašome, bet jums reikia prisijungti, kad galėtumėte peržiūrėti šį priedą

 
mažos galios eda įrankiai
jis apima visus eda įrankiai žemų energijos AGRINDINĖS įgyvendinimo
Šiame straipsnyje padės visiems tyrimams daryti mažos galios dizainas
Atsiprašome, bet jums reikia prisijungti, kad galėtumėte peržiūrėti šį priedą

 
Mano nuomone, sistemos architektūros projektavimas yra svarbesnis nei EGA įrankiai.Dauguma eda kompanijos visada padidina savo produktus.

 
labas,
pirma, aukštojo abstrakčiojo lygis, daugiau galių įrašytas.
antra, naudoti dizainą energijos arba galios threater, kad padėtų jums taupyti energiją.
trečia, nestandartinių išdėstymas

 
Sutikti!Štai kodėl Gov mokesčių turtingųjų.

Siekiant sumažinti energijos, galite naudoti Galia Kompiliavimo kuris gerą darbą
ne gatelevel optimizavimas.etherios rašė:

paprastai aukštasis abstrakcji geriau jums sutaupyti elektros energijos
 
Prisiminkite, kad sumažinti signalo przełączać, ypač sunkiųjų pakrauta signalą.
Tada leiskite EGA įrankiai generuoti gated_clocked vartų lygio Netlist.

 
Low power projektavimo metodai apima (1) sumažinti aktyviosios galios (2) sumažinti nuotėkio galia.Buvusioji priklauso nuo architurural analizė ir vėliau priklauso nuo vartų lygis (net išdėstymas).

 
linuxluo rašė:

pirma, aukštojo abstrakčiojo lygis, daugiau galių įrašytas.

antra, naudoti dizainą energijos arba galios threater, kad padėtų jums taupyti energiją.

trečia, nestandartinių išdėstymas
 
Ką aš manau:
(1) Per RTL dizainą, pridėti logika išjungti kai kurie ir-naudinga
logika pagal tam tikrą režimą;

(2) Per sintezė, naudodami kai kurias priemones, pavyzdžiui, energijos sudarytojas;

(3) Kad nauja funkcija, galite naudoti keletą įtampos ir kelis Vth.

 
padaryti abstrakčiojo lygį ir naudoti dizainą varikliniai įrankiai

 
Dėl dinamiškos galios, labiausiai tiesioginį metodą sumažinti laikrodžių freuqency ir maitinimo įtampa, tačiau jis gali garsai obivious.Tai sako, kiek galios yra susirūpinusi, giliai pipelining tikrai gali išdeginti jūsų lusto.Manau, kad todėl "Intel davė savo Jahwak (?) Projekto dėl unresolvable galios klausimas.Tiesiog manau, kad "Intel" buvo stūmimas laikrodžio dažnis, tiek daug metų!

Dėl statinio galios, nuotėkio galia yra didžiausia problema, ypač nešiojamų prietaisų.Jūsų mobilus telefonas palaiko dėl Nusausinus galia net tai dėl laukimo režimu!Bendro metodus adresas nuotėkio galia yra įtvirtinti aukšto-oji tranzistoriai kritinių keliai, o maža prieš-oji tranzistorius dėl nekritinių takai (vadinamasis kelių ribą), arba naudoti miego tranzistoriai kontroliuoti nutekančių.Čia daug kortelių kalbėti apie šias.

Kaip priedas prie pradinio klausimo, manau, dailininkai daugiau dėmesio skiria architektūros lygio, o vartai analizė beveik tvarkomi EGA vaikinai ir įrankius jie padarė.

 
labas,
Jei naudojate eda įrankiai daryti galios vertinimo, geriau naudoti PRIMEPOWER / jupiterxt / astrorail išlaikyti konsistencija.Ir jei turite įtampos audra, it's a signoff priemone 90nm ir toliau

 

Welcome to EDABoard.com

Sponsor

Back
Top