logika nustatyti 1 bitas (tik 1 bitas) didelis autobusas

[weng]

Man reikia logikos nustatyti tik 1 bit didelis autobusas.

Pavyzdžiui
autobusas signalas Y [3:0].galia svarbūs ir tik tada, jei Y == 0001 arba TAIP arba Y == 0.010 == 0.100 == arba Y, 1000.

Koks yra geriausias būdas kodas ją Verilog?Kalbant apie min vartų perėjimą?

 

[e_ravikumarshinde]

metu taip pat zonoje optimizuoti grandinė bus kombinacyjnych grandinė taip
apsvarstyti jūsų autobusas yra N bitų pločio tada ir reikia "n" ne n-input NAND gate ir vieno N-input OR gate N ir jokios ne vartai.
logika yra paprasta, kiekviena NAND bus aptikti sekos containning vieną logika vieną.kaip išmintingą bus n seka atsižvelgdamas nusvilti vieną dėl jo ir dėl to n nos iš NAND vartai.iš įdėti visų NAND bus suteikta arba.

 

[Nir Dahan]

priklausomai nuo to, kaip plačiai savo autobusą, bet norėčiau pabandyti naudoti FA (pilnas įtaisų).
this is not true to logika, nes kai jūs turite atlikti vieną iš FA, galite iš karto apeiti rezultatas produkcijos, nes tai reiškia, kad turite daugiau nei 1 "1".
Kai kuriais atvejais tai būtų greičiau ir tikrai mažiau erdvės (ir galios), nei visiškai lygiagrečiai požiūris.

ND.
http://asicdigitaldesign.wordpress.com