LEC problema DC 2006,06?

[bravobravo]

LEC problema DC 2006,06?

Naudojant DC 2004,06 mūsų sintezės priemones, mes neturime LEC problema RTL vartų sesijos.

Tačiau, kai naudojamas DC 2006,06, jis prisipažįsta, kad nėra ne LE (naudojant tą pačią paprastą scenarijų sintezė RTL).

Ir RTL nuoroda dizainas yra USB arba 16 bitų procesorius.

Kiekvienas turi problemą ar gali kas nors man papasakoti, kaip išspręsti šią?

<img src="http://www.edaboard.com/images/smiles/icon_cry.gif" alt="Crying or Very sad" border="0" />

 

["Google"]

[No message]

 

[niuniu]

Taip yra todėl, DC naudoja daug aukšto lygio sintezę, kuri leidžia LEC labai sunku.Vienas iš būdų yra leisti DC surašyti SVF failo ir naudokite formalumas.bet mes vis dar rasti nėra nutraukti.

Jūs naudojimo compile_ultra?Jei taip, pabandykite naudoti šias galimybes, kaip
compile_ultra-no_autoungroup-no_boundary_optimization-no_seq_output_inversion-exact_map
Jūs galite pastebėti, kad DC turi įjungti daugelis optimizavimas kaip numatytoji.

jei QoR nėra didelio skirtumo, ir jums rūpi LEC, tiesiog naudokite rinkti, didžiąją dalį laiko, comformal LEC gali perduoti su išanalizuoti DataPath, bet jei apribojimai yra pernelyg trumpas, kai DataPath logika vis dar neišlaikė.

 

[rameshsuthapalli]

Hi all,

Inn SVF failas DC parašyti projekto pakeitimus, kad happned sintezės kaip namming chnges už neto ir dizainas (uniqufing pavadinimų stiliai).
grupės ir ungrouping styles.in ankstesnių vershions nuolatinės srovės ten r ne tai, kad daug complx algorithems dalyvauja sintezė taip LEC suprasti DC changes.so geriau naudoti formalumų ar pakeisti UR namming taisykles (neto ir dizainas), kad verilog.

BR,
Ramesh

 

[KPK]

Labas
Aš taip pat susiduria tokios redakcijos problema su skirtingos.switch in the set flatten model
command.

Pabandykite-seq_constant
pereiti į
rinkinį priploti modelis
komandą.
Leiskite man žinoti, jei ji veikia.
N mes panaudojome Cadence (Verplex) LEC ...