LDV ic5.0 naudoti Cadence priemonė IC modeliavimas

M

mickywang

Guest
hello everyone:
Turiu problemą: yra programa edited su verilog ir kitos programos edited su verilogA, aš noriu imituoti juos kartu su LDV ic5.o iš Takt įrankis, bet aš ne tai, kaip veikia it.for modeliuojanti
programa redaguoti su veriloga, I finish it naudodami komandą "ncveriog ncams ncanalogcontrol sch.scs" sėkmingai.
bet nežinau ką daryti mišrius signalo verilog ir veriloga failus LDV ic5.0 iš Takt įrankis.
Tikiuosi, kad kiekvienas galėtų man padėti,
tai pasakyk man, konkrečios veiklos steps.thanks
daug.
mano elektroninio pašto adresu: mickywang (at) e2-solutions.com.tw arba longtshsh (at) sohu.com
arba longtshsh (at) yahoo.com.cn

bestregards
mickywang

 
Max Mickywang,
Seniai, aš paleisti modeliavimas apie mišrius signalų.Aš atsimenu, kad svarbiausia yra sukurti "config", kuriuos galima sujungti skaitmeninių dalis ir analoginių dalis.Išsamios informacijos galima rasti vadove.
Sėkmės!

 
hello:
ačiū, jūs galite pasakyti, kurioje rankiniu būdu jums sako?tai <<Cadence AMS Simulator Vartotojo Guide>>?po svarstymo vadovo, aš nerandu kaip paleisti maišyti signalą.Čia yra mano paieškos internete, kur yra operacijos veiksmus, kaip valdyti mišrius signalų įtraukti verilog ir veriloga kalbos rinkmenas.

http://www.ee.siue.edu/ ~ cdsadmin / Tutorials / cadence_mixed signalo / ams_tutorial.html

but I
don't run sėkmingai atsižvelgiant į veiksmus internete.
I
don't know reasons.can man padėti?

geriausia reguards
Micky

 
Sveiki, mickywang

Gal galėtumėte patarti kai kuriais mateials apie RFIC? Prašome

 

Welcome to EDABoard.com

Sponsor

Back
Top