Laikrodis domeno kirtimo laiko klaida

S

s3034585

Guest
hi guys
Mano dizainas yra 2 clks vadinama fastclk ir slwclk ir jie generuojami naudojant DCM.Aš naudoju signalas, kuris yra iš slwclk domeno sukelti valstybės mašina greitai CLK.Tačiau prieš naudodami Aš sinchronizuoti jį naudojant 2 FFS clocked sparčiai CLK.Vis dar gaunu kai laiko klaidų ir aš negalėjo suprasti.Ar kas nors padėti man suprasti ..

Thanks in advance
Tama

Klaida ---->

Parafino: 1.899ns (reikalavimas - (duomenų maršrutas - laikrodžio kelias nerijos neapibrėžtumas))
Šaltinis: gen_coproc.i_copro_top/g1.0.si_c/i_vg_gray/dvwr_dn (FF)
Paskirtis: gen_coproc.i_copro_top/g1.0.si_c/i_vg_gray/dvwrdn_r (FF)
Reikalavimai: 0.003ns
Duomenys Path Delay: 1.902ns (lygiai Logic = 0)
Laikrodis Kelias Skew: 0.000ns
Šaltinis Laikrodis: slow_clk didėja 110135.805ns
Paskirtis Laikrodis: fast_clk didėja 110135.808ns
Laikrodis neapibrėžtis: 0.000ns

Duomenys Kelias: gen_coproc.i_copro_top/g1.0.si_c/i_vg_gray/dvwr_dn į gen_coproc.i_copro_top/g1.0.si_c/i_vg_gray/dvwrdn_r
Vieta Delay tipas Delay (NS) fizinius išteklius
Loginiai šaltinius (-ai)
------------------------------------------------- -- ------------------
SLICE_X86Y145.YQ Tcko 0,568 gen_coproc.i_copro_top/g1.0.si_c/i_vg_gray/transation_done
gen_coproc.i_copro_top/g1.0.si_c/i_vg_gray/dvwr_dn
SLICE_X86Y144.BY neto (fanout = 1) 0,964 gen_coproc.i_copro_top/g1.0.si_c/i_vg_gray/dvwr_dn
SLICE_X86Y144.CLK Tdick 0,370 gen_coproc.i_copro_top/g1.0.si_c/i_vg_gray/dvwrdn_r
gen_coproc.i_copro_top/g1.0.si_c/i_vg_gray/dvwrdn_r
------------------------------------------------- -- --------------------------
Viso 1.902ns (0.938ns logika, 0.964ns maršrutas)
(49.3% logika, 50,7% route)

-------------------------------------------------- ------------------------------

 
Tai priklauso nuo to, kaip jūs sinchronizacija.Idealiu atveju reikia kurti su paties pločio, kaip fastclk laikotarpio impulso ir naudoti jį sukelti jūsų valstybės aparatas.
Be to, iš savo pašto nematau 50,7% vėlavimų iš maršruto ir tai gali būti pagerinta, jeigu tu žaidi su ŽEMĖLAPIS PAR parametrai.Didinti maršrutą pastangų, naudojimo laikas važiuoti žemėlapių ...

 
Naudoti daugiau FS vietoj 2, jei norite sinchronizuoti CLK kaip padidina FFreduce iš Metastabilty Tikimybių teorija.

Anmol

 
Labas,

Manau, kad jūs gaunate anglies dulkių (klaida), nes šaltinis laikrodis ir paskirties laikrodis yra skirtingas.kai šaltinis laikrodis ir paskirties laikrodis yra skirtingas palei kelią įrankis turėtų duoti laiko voilations tuo keliu.nes jūs naudojate 2 FFS sinchronizacijos, kad turi dirbti gerai, ir galite tiesiog ignoruoti laikas voilation.Tokių atvejų, rekomenduojama duoti TIG (sinchronizavimas Ignoruoti) suvaržymo tarp dviejų laikrodis srityse.Jei pateiksite TIG tarp jūsų fastclk ir slowclk, tai laikas voilation nebus pranešta TWR.

Ačiū.

 
Jums reikės nurodyti kelią klaidingų signalų perėjimo iš vienos srities į kitą.

 
Jūsų UCF, naudokite
TIMESPEC "TS_XXX" = iš "slow_clk" IKI "fast_clk" TIG;

gal naudinga.

 
Kai corrsing laikrodis domenai, jums visada bus laiko klaida.Jis puikiai baudą.nes turėsite laiko pažeidimus silicio taip pat.Dabar yra du būdai, kaip ją spręsti:
1.Just ignore it
2.Pripažinti klaidingą kelią (s) tarp dviejų laikrodis srityse.
Kr
Avi
http://www.vlsiip.com

 
Klaidingas kelias yra kelias laiko kuri niekada jautrintus iš tikrųjų, tačiau egzistuoja lustą.Nuo STA priemonė negali jo rasti, ir jos tik inžinierius, kurie žino savo klaidingą kelią, gali būti įmanoma, kad šimtą pranešimų terminų pažeidimo ir, iš tiesų inžinieriai žino, kad šis pažeidimas yra ne tiesa.

Tačiau šiuo atveju iš vieno laikrodžio domeno kelio į kitą nėra "tikrosios klaidingas kelias", kadangi jis bus įjautrintos ant mikroschemų.Bet kadangi mes žinome, kad bus laiko viols ir mes įgyvendino priemones, kad mūsų silicio ar dirbti, nepaisant to, mes naudojamės "klaidingas kelias" naudingumo paskelbti ją "klaidingas kelias", todėl, kad šimtą negamina laikas klaidų
Projektavimas kompiliatorių galite paskelbti melagingą kelias panašus į šį:
set_false_path-nuo Clk1 iki Clk2
kitų pavyzdžių galima matyti ne
http://www.vlsiip.com/dc_shell ar galite pamatyti vyras puslapyje "set_false_path"
Turite klausimų?let me know, ir aš stengsiuosi paaiškinti.
Kr
Aviral Mittal

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top