B
Buenos
Guest
labas
turiu 2 problemas, susijusias su laiko analizė:
1.
Sinchroninių sistemas, I rasti appnotes, kad jie apskaičiuoti surengti skirtumas panašus į šį:
T_h_mar = T_o_delay - T_ih - T_skew
I dont suprasti, kodėl negalima to:
T_h_mar = T_clk / 2 T_o_delay - T_ih - T_skew
atrodo, pirmuoju atveju, jie nori pakeisti dėl autobusų duomenys po to laikrodžio krašto, kuris mėginių imtuvas.Aš kalbu apie SDRAM (duomenys / adresas) ir DDR SDRAM (adresas autobusu).Kaip aš žinau, jie keičia duomenis, kurių briaunos, ir mėginį auga kraštas, todėl T_clk / 2 turi būti ten surengti analizė, taip pat T_clk / 2 metu diegimo analizei, o ne T_clk * 1.
Am I correct?
2.
Tuo DDR SDRAM, kas yra duomenų išėjimo surengti nerijos faktorius?(T_qhs)
turiu 2 problemas, susijusias su laiko analizė:
1.
Sinchroninių sistemas, I rasti appnotes, kad jie apskaičiuoti surengti skirtumas panašus į šį:
T_h_mar = T_o_delay - T_ih - T_skew
I dont suprasti, kodėl negalima to:
T_h_mar = T_clk / 2 T_o_delay - T_ih - T_skew
atrodo, pirmuoju atveju, jie nori pakeisti dėl autobusų duomenys po to laikrodžio krašto, kuris mėginių imtuvas.Aš kalbu apie SDRAM (duomenys / adresas) ir DDR SDRAM (adresas autobusu).Kaip aš žinau, jie keičia duomenis, kurių briaunos, ir mėginį auga kraštas, todėl T_clk / 2 turi būti ten surengti analizė, taip pat T_clk / 2 metu diegimo analizei, o ne T_clk * 1.
Am I correct?
2.
Tuo DDR SDRAM, kas yra duomenų išėjimo surengti nerijos faktorius?(T_qhs)