D
davyzhu
Guest
Sveiki visi,Dėl pirmojo klausimo, rinkinys LVDS signalus įvedė per lygiagrečios uostą ir jie bus išverstas į TTL įtampos su lustu, kładę 100 Om Paralelus terminalas varžai tarp differencial signalus, turi dėti 100 omų rezistorių beveik lygiagrečios uostą arba įtampos vertimą lustą.Kitas klausimas, aš sukūriau atsisiųsti kabelis Xilinx chip, ir yra dvi poros connnectors iš parsisiųsti kabelis Borto JTAG,
(Kaip tai: PC Parallel Port -> Female Connector -> Long Line -> Kita Female Connector -> On-board Vyras JTAG)
paprastai ji galbūt vieną jungtį tarp kompiuterio ir laive.Mano klausimas yra Howto apskaičiuoti varža ir įdėti kiek Paralelus terminalo rezistorius ant lentos pusėje (Radau atsisiųsti kabelis visada negali aptikti luste).
Linkėjimai,
Davy Zhu
(Kaip tai: PC Parallel Port -> Female Connector -> Long Line -> Kita Female Connector -> On-board Vyras JTAG)
paprastai ji galbūt vieną jungtį tarp kompiuterio ir laive.Mano klausimas yra Howto apskaičiuoti varža ir įdėti kiek Paralelus terminalo rezistorius ant lentos pusėje (Radau atsisiųsti kabelis visada negali aptikti luste).
Linkėjimai,
Davy Zhu