S
smuldoon
Guest
Sveiki --
Aš šiek tiek naujų VHDL, bet aš turiu kai kurių praeities patirtimi su diskrečiųjų skaitmeninio dizaino.
Norėčiau imtis BCD skaičius, kad būtų std_logic_vector formatą ir konvertuoti jį į IEEE vieną plūdės forma, kad būtų galima naudoti skaičius, kaip indėlio į Xilinx Floating Point IP Core.
Aš nuo BCD, nes jis buvo gana lengvai gauti į tą formą iš savo duomenų įvesties įrenginiu (PS2 klaviatūros).Ir dekoduje pat mano išėjimo (7 sek rodo).
Man sunku suprasti, kaip paversti mano BCD skaičius į plūdės forma reikalinga TL branduolys ir tada atgal į BCD lengvai produkcijos.
Aš ieškojau siūlų už info - bet nieko, atrodo, spręsti šį klausimą tiesiogiai.
Thanks for any suggestions / pointers.
SM
Aš šiek tiek naujų VHDL, bet aš turiu kai kurių praeities patirtimi su diskrečiųjų skaitmeninio dizaino.
Norėčiau imtis BCD skaičius, kad būtų std_logic_vector formatą ir konvertuoti jį į IEEE vieną plūdės forma, kad būtų galima naudoti skaičius, kaip indėlio į Xilinx Floating Point IP Core.
Aš nuo BCD, nes jis buvo gana lengvai gauti į tą formą iš savo duomenų įvesties įrenginiu (PS2 klaviatūros).Ir dekoduje pat mano išėjimo (7 sek rodo).
Man sunku suprasti, kaip paversti mano BCD skaičius į plūdės forma reikalinga TL branduolys ir tada atgal į BCD lengvai produkcijos.
Aš ieškojau siūlų už info - bet nieko, atrodo, spręsti šį klausimą tiesiogiai.
Thanks for any suggestions / pointers.
SM