konversijos serijos lygiagrečiai VTK

[nemolee]

Hi guys, Ar kas nors žino, kaip įgyvendinti lygiagrečiai VTK? Apskritai, mes visi žinome, CRC algoritmas taikomas serijos duomenų perdavimo. BR, ačiū.

 

[adedia]

Na tu gali ieškoti google, kad radau čia

 

[eeeraghu]

Sveiki, adedia, Can U prašome pasakyti kur u naudojant šių lygiagrečių CRC i tai, kas taikant? Ačiū

 

[Johnson]

Bazinė savo serch "Google" to mygtuko jums rasti svetainę, kuri gamina ir duoti jums Verilog ir VHDL kodas įgyvendinti, svetainės pavadinimą, buvo kažkas panašaus easicrc (mažiau arba daugiau)! Tačiau įsitikinkite, kad ji egzistuoja!!

 

[adedia]

bei EEĮ bandau sukurti visiškai skaitmeninės sistemos įgyvendinimą naudojant skaitmeninius IC, bet aš pakimba. ir nuspręsti, kad naudojamas serijos įgyvendinimą.

 

[tarkyss]

Mūsų dizaino, CRC taip pat reikia

 

[adedia]

kokie projekto u darbo tarkyss? Gali ir paaiškinti, kad ....

 

[nemolee]

Naudojamas lygiagrečiai VTK, nes greitis apsvarstyti. Aš naudojamas lygiagrečiai CRC mano ROM kodas bist funkcija. Duomenų magistralės ROM makro yra 8 bitai. Todėl aš negaliu naudoti serijos CRC mano dizainas.

 

[roli]

Štai internete įrankis daryti lygiagrečiai CRC įvairių standartų arba individualų Polinomas. http://www.easics.com/webtools/crctool [size = 2] [color = # 999.999] Pridėta po 14 minučių: [/color] [/size] Taip pat - Xilinx perl scenarijų ("crcgen.pl"), tą patį daro - pvz - sukuria tam tikrą daugianaris VTK Verilog. ftp://ftp.xilinx.com/pub/applications/xapp/xapp209.zip

 

[tarkyss]

adedia tai ryšio lustas

 

[m.abdulmoniem]

Hi everybody Aš ieškant patikimas CRC32 skaičiuoklė patikrinti mano darbą galėtų kas nors man padėti? Dėka Mohammadas

 

[m.abdulmoniem]

Hi my kodą įgyvendina lygiagrečiai CRC32 kai duomenų plotis yra rupšnoti (4 bitai), kuris yra taikomas Ethernet Dabar aš padariau testbench, kad nagrinėjamas sukurtas VTK vertę ir skaičiuoja laikrodžiai, reikalingų gauti nagrinėja CRC vertė, lyginant ją su vertės gauto skaičiuoklė http://www.zorc.breitbandkatze.de/crc.html Pavyzdžiui: naudojant šį duomenų pranešimą skaičiuoklė = U (kuri yra 8'h55), mes gausime crc = C9034AF6 patikrinti savo darbą aš padariau šį testbench / / eb1 1 visada @ (posedge CLK) pradėti duomenys = 4'b0101;, jei (crc [31:0] == 32 ' hc9034af6) prasideda $ ekranas (CRC po ", Clk_Counter," laikrodis "); # 5 $ apdaila; pabaigoje, kai veikia simuliatorius ir padaryti pertrauka $ Display Line radau ji nesibaigia ir toliau veikia amžinai Ar manote, kad tai mano darbas klaidą? Ar manote Ši skaičiuoklė yra neteisinga? Aš vertiname gimęs padėti dėka

 

[OutputLogic]

Yra internetinis įrankis [url = http://outputlogic.com] OutputLogic.com [/url], kuris generuoja Verilog ir VHDL kodas lygiagrečiai VTK savavališkai duomenis ir polinomo dydžių.