konvergencijos klaida PSpice mano LDO dizainas

[sohaib342]

Hello all.Na tai yra problema, esu prieš.Aš parengė LDO norą gauti Pločio informacijos ir diferencinis stiprintuvas.Problema Man yra ta, kad kai aš prijungti du gabalai kartu gauti vonvergence klaidą ir aš ne suprasti, kodėl, nes stiprintuvas ir Pločio darbą puikiai atskirai.Aš prisidedančias nuotrauką grandinės Aš darbo.Ačiū visiems iš anksto.
Atsiprašome, bet jums reikia prisijungti, kad galėtumėte peržiūrėti šį priedą

 

[Napuszony]

Rasti ukos taškus iš atskiros modeliavimas tada juos kaip. Nodest vertybės Kombinuotosios imitavimui.

 

[Guest]

padaryti sekmadienis schema stiprintuvo ir Pločio Nuoroda.ise saulės grandinės naujų schema.ieškoti nesočiuosius tranzistorius.

BTW whis jūsų projektavimo procesą?Jūs naudojate tiek MOS ir Dies tranzistorius.

Hock