Koks turėtų būti kodavimo stiliaus CPLD?

M

manasiw2

Guest
Hi all,
Turiu du klausimus,
1.I skaityti Xilinx popieriaus, Moore mašinos labiau tinka negu FPGAs CPLDs, kodėl?tai specialiai Xilinx FPGA architektūra?
2.Kai aš įgyvendino struktūrinės kodas Xilinx CPLD, montavimo klaidos.
tuo pačiu kodu, kai jos įgyvendinamos taikant elgesio, ji įrengta tinkamai.Kodėl?
Žinau, kad tai yra dėl to, XST bet kuris nuosavybės sintezė įrankis sukelia šį skirtumą?
Thanks in advance.

 

Welcome to EDABoard.com

Sponsor

Back
Top