labas,
Struktūrizuotų ASIC:
1.Čia tik sujungti yra individualus
2.ji yra pagrindinė ląstelių (kartais vadinama primityvias ląsteles) ir pagal užsakymą
blokų yra įdėta.
3.gamybos laikas svyruoja nuo 2 dienų iki 2 savaičių.
Be FPGA:
1.none iš kaukė sluoksniai yra individualus.
2.pagrindinei plotas reguliariai masyvas programuojami loginiai elementai.
2.FPGA 's taip pat vadinama programuojamas ASICS
3.projektavimo metu yra maždaug per kelias valandas.
This site uses cookies to help personalise content, tailor your experience and to keep you logged in if you register.
By continuing to use this site, you are consenting to our use of cookies.