Kokio tipo kondensatorius turėčiau naudoti generavimo por vėlavimo

[Analog_starter]

Sveiki visi, Kokio tipo kondensatorius naudoti generuoti POR deassertion vėlavimo, MOS ar MIP? Jei naudojimo NMOS dangtelis (tik 10umX10um M = 50 NMOS įtaiso), radau ji negali mokėti VDD ir tik maždaug 500mV modeliavimas. Taigi negali pasiekti lyginamąjį ir funkcijos klaida V studijų. Kodėl NMOS riba turi tokias charakteristikas, ir, kaip išspręsti šią problemą? Ačiū ir linkėjimai Analog_starter

 

[Tohu]

Aš pasiūlyti šį prašymą, arba savo por grandinės sudedamoji circuirt, bet tiesiogiai naudoti kondensatorių, tai nėra labai gera idėja, daug laiko turėjau problemų būtent su por arba Atkurti tik su kondensatoriumi schem. Maksim - Dalys gerą lustą, TI.

 

[Analog_starter]

Hi Tochu, Ačiū už atsakymą. Tiesą sakant, aš esu projektavimas integruotą POR circuirt. Ir kondensatorius yra naudojamos mikroschemos. Analog_starter

 

[Btrend]

generuoti por deassertion vėlavimo

Paprastai, aš naudoti nedidelio uždelsimo (pvz. 0.5us ~ 1us) langelį, o tada kaskados daug vieneto ląstelių forma didelis laiko tarpas.

 

[Analog_starter]

Sveiki Btrend, Ačiū už atsakymą. Ar galite man parodyti išsamiai nedidelio uždelsimo ląstelių struktūrą? Ir kaip kaskados jų didelis laiko tarpas? Kodėl gi ne naudoti NMOS ar MIP kondensatorius? Bet kokie trūkumai? Thanks & Regards Analog_starter

 

[Btrend]

1. vėlavimo ląstelių tiesiog sudaro 2 keitikliai ir vienas MOS dangtelį tarp jų, vieną iš dviejų keitiklis yra silpnas tipas, ir kitų vidutinio tipo. ir turėjo imituoti su VCC, tempearture, kampas rasti optimalų W / L vs uždelsimo laikas. 2. kalbėti apie tai, kas išdėstyta, aš manau, kad ir jau por signalas, ir viskas, ir nori padaryti užtrukti, kol VCC yra pasirengusi. bet iš ur aprašymo atrodo, kad ir, palyginti POR su kai nuoroda? 3. jei įmanoma, po UR schematiškai ar idėją.

 

[Analog_starter]

Sveiki Btrend, Žinoma! Iš tikrųjų mano struktūrą ambreesh postas. Aš neturiu por signalo ir tiesiog naudoti kondensatorius atsakingas už vėlavimą lyginamas generuoti. 21 Vas 2005 10:37 Re: Maitinimo įjungimas iš naujo --------------------------------------- ----------------------------------------- aš turi pasakyti, ką aš naudoju. 1. Rezistorius devider. Vienas rezistoriai turi būti reguliuojama. 2. BGR 3. Su vidaus hystersis lyginamąjį. Su viena įvestis frpm BGR ir kitų rezistorius devider. 4. Tarkime, BGR yra neigiamas įvesties rezistorius devider teigiamą įėjimo. Kai tiekimą pasiekia teigiamų riba, lyginamąjį produkcija eina aukštas. 5. ši produkcija yra jungiklis, kuris jungia srovės šaltinio kondensatorių. 6. Kondensatorius trumpuoju į žemę, kurią kontroliuoja pirmoji palyginamąjį išėjimo jungiklis. 7. Įkrovimo kondensatorius nustato vėlavimo laiką. 8. Pašarų kondensatorius ir BGR produkcija anaother lyginamąjį. Kai dangtelis mokesčiai už BGR įtampos POR deasserted.

 

[Analog_starter]

Sveiki visi, Kokio tipo kondensatorius naudoti generuoti POR deassertion vėlavimo, MOS ar MIP? Jei naudojimo NMOS dangtelis (tik 10umX10um M = 50 NMOS įtaiso), radau ji negali mokėti VDD ir tik maždaug 500mV modeliavimas. Taigi negali pasiekti lyginamąjį ir funkcijos klaida V studijų. Kodėl NMOS riba turi tokias charakteristikas, ir, kaip išspręsti šią problemą? Ačiū ir linkėjimai Analog_starter

 

[Tohu]

Aš pasiūlyti šį prašymą, arba savo por grandinės sudedamoji circuirt, bet tiesiogiai naudoti kondensatorių, tai nėra labai gera idėja, daug laiko turėjau problemų būtent su por arba Atkurti tik su kondensatoriumi schem. Maksim - Dalys gerą lustą, TI.

 

[Analog_starter]

Hi Tochu, Ačiū už atsakymą. Tiesą sakant, aš esu projektavimas integruotą POR circuirt. Ir kondensatorius yra naudojamos mikroschemos. Analog_starter

 

[Btrend]

generuoti por deassertion vėlavimo

Paprastai, aš naudoti nedidelio uždelsimo (pvz. 0.5us ~ 1us) langelį, o tada kaskados daug vieneto ląstelių forma didelis laiko tarpas.

 

[Analog_starter]

Sveiki Btrend, Ačiū už atsakymą. Ar galite man parodyti išsamiai nedidelio uždelsimo ląstelių struktūrą? Ir kaip kaskados jų didelis laiko tarpas? Kodėl gi ne naudoti NMOS ar MIP kondensatorius? Bet kokie trūkumai? Thanks & Regards Analog_starter

 

[Btrend]

1. vėlavimo ląstelių tiesiog sudaro 2 keitikliai ir vienas MOS dangtelį tarp jų, vieną iš dviejų keitiklis yra silpnas tipas, ir kitų vidutinio tipo. ir turėjo imituoti su VCC, tempearture, kampas rasti optimalų W / L vs uždelsimo laikas. 2. kalbėti apie tai, kas išdėstyta, aš manau, kad ir jau por signalas, ir viskas, ir nori padaryti užtrukti, kol VCC yra pasirengusi. bet iš ur aprašymo atrodo, kad ir, palyginti POR su kai nuoroda? 3. jei įmanoma, po UR schematiškai ar idėją.

 

[Analog_starter]

Sveiki Btrend, Žinoma! Iš tikrųjų mano struktūrą ambreesh postas. Aš neturiu por signalo ir tiesiog naudoti kondensatorius atsakingas už vėlavimą lyginamas generuoti. 21 Vas 2005 10:37 Re: Maitinimo įjungimas iš naujo --------------------------------------- ----------------------------------------- aš turi pasakyti, ką aš naudoju. 1. Rezistorius devider. Vienas rezistoriai turi būti reguliuojama. 2. BGR 3. Su vidaus hystersis lyginamąjį. Su viena įvestis frpm BGR ir kitų rezistorius devider. 4. Tarkime, BGR yra neigiamas įvesties rezistorius devider teigiamą įėjimo. Kai tiekimą pasiekia teigiamų riba, lyginamąjį produkcija eina aukštas. 5. ši produkcija yra jungiklis, kuris jungia srovės šaltinio kondensatorių. 6. Kondensatorius trumpuoju į žemę, kurią kontroliuoja pirmoji palyginamąjį išėjimo jungiklis. 7. Įkrovimo kondensatorius nustato vėlavimo laiką. 8. Pašarų kondensatorius ir BGR produkcija anaother lyginamąjį. Kai dangtelis mokesčiai už BGR įtampos POR deasserted.

 

[Analog_starter]

Sveiki visi, Kokio tipo kondensatorius naudoti generuoti POR deassertion vėlavimo, MOS ar MIP? Jei naudojimo NMOS dangtelis (tik 10umX10um M = 50 NMOS įtaiso), radau ji negali mokėti VDD ir tik maždaug 500mV modeliavimas. Taigi negali pasiekti lyginamąjį ir funkcijos klaida V studijų. Kodėl NMOS riba turi tokias charakteristikas, ir, kaip išspręsti šią problemą? Ačiū ir linkėjimai Analog_starter

 

[Tohu]

Aš pasiūlyti šį prašymą, arba savo por grandinės sudedamoji circuirt, bet tiesiogiai naudoti kondensatorių, tai nėra labai gera idėja, daug laiko turėjau problemų būtent su por arba Atkurti tik su kondensatoriumi schem. Maksim - Dalys gerą lustą, TI.

 

[Analog_starter]

Hi Tochu, Ačiū už atsakymą. Tiesą sakant, aš esu projektavimas integruotą POR circuirt. Ir kondensatorius yra naudojamos mikroschemos. Analog_starter

 

[Btrend]

generuoti por deassertion vėlavimo

Paprastai, aš naudoti nedidelio uždelsimo (pvz. 0.5us ~ 1us) langelį, o tada kaskados daug vieneto ląstelių forma didelis laiko tarpas.

 

[Analog_starter]

Sveiki Btrend, Ačiū už atsakymą. Ar galite man parodyti išsamiai nedidelio uždelsimo ląstelių struktūrą? Ir kaip kaskados jų didelis laiko tarpas? Kodėl gi ne naudoti NMOS ar MIP kondensatorius? Bet kokie trūkumai? Thanks & Regards Analog_starter

 

[Btrend]

1. vėlavimo ląstelių tiesiog sudaro 2 keitikliai ir vienas MOS dangtelį tarp jų, vieną iš dviejų keitiklis yra silpnas tipas, ir kitų vidutinio tipo. ir turėjo imituoti su VCC, tempearture, kampas rasti optimalų W / L vs uždelsimo laikas. 2. kalbėti apie tai, kas išdėstyta, aš manau, kad ir jau por signalas, ir viskas, ir nori padaryti užtrukti, kol VCC yra pasirengusi. bet iš ur aprašymo atrodo, kad ir, palyginti POR su kai nuoroda? 3. jei įmanoma, po UR schematiškai ar idėją.