Kodėl HVL?

[eda_wiz]

labas,
I havent naudoti bet HVLs kaip Vera arba E arba sistemos verilog.But i dont understand.Kodėl mes turėtume naudoti.Kas yra panaudoti ją kaip HDLs pranašumą už tai funkcinė patikra.

Šiaip kartą funkcionaliai patikrinti turime sintetina dizainas.Taigi, jei norime rašyti DTL mes galime susintetinti ji.Užuot rašyti vieną modelio patikrą ir kita sintezė.

Please help me.

TNX

 

[joe2moon]

Aparatinės tikrinimas Kalba (HVL) tikslas yra
išspręsti IC dizainas srautas bottlebeck: Patikra klausimą!

DTL (Hardware Description Language), pavyzdžiui, Verilog ar VHDL,
dėjo daug sėkmės RTL dizaino srityje.
Bet kaip vis sudėtingumą ASIC dizainas,
atrodo, kad originalus DTL negalėtų atitikti reikalavimų.
-------------------------------------------------- --------------

Pirmiausia
HVL paprastai galima modelio prietaisu ir aplinkos aukštesnio lygio
kaip DTL.Ši galimybė leidžia prototipas gali būti pastatyta anksčiau.
Kartais ji taip pat pateikia tam tikrus iš anksto nustatytus prietaisas / autobusų modelių.

Antra,
HVL paprastai turi teiginys pagrįstas patikros galimybes.
Ši funkcija gali būti ne tik jums rasti klaidą dizainas
greičiau, bet taip pat apibrėžia vykdomąjį spec.

Trečia
HVL paprastai remia sandorio pagrindu verifiaction.
Taigi, galima patikrinti dizainas efektyviau.
-------------------------------------------------- --------------

EGA įrankis venders, C (at) sios vietos, pavyzdžiui, jau įvedė
vieningą tikrinimo aplinka.
Taigi, manau, kad DTL ir HVL drauge sklandžiai
artimiausioje ateityje.

Vienintelė problema, kuri HVL bus naudojama vieninga aplinka?
-------------------------------------------------- --------------

 

[RX300]

Joe2moon buvo sujungtos už HVL poreikius.Aš tik noriu pridėti kelis duomenų taškus.

Aš atsitikti, kad dalyvavo nedaug SoC dizaino, nuo 3 mln vartus 8 milijonai vartai.Patikros buvo didžiausia challeng susidūrėme.Paprastai trunka mus metus atlikti projektavimo, nuomos ir kitais metais tai patikrinimas / bug fixes.Mes tiesiog negali sau leisti jokių klaidų.Kaukė kainuoja per daug pinigų, paprastai> 1 mln $.Jei SoC turi būti iš naujo susuktų kelis kartus, bendrovė pažeidė!Todėl ji daro prasmės daug dmesio patikrinimas.

Be to, šiais laikais ne visi IP yra sukurtas namas.Tai bendras pirkti 3rd Party IP.Kaip gonna įsitikinkite, kad nusipirko kažką veikia?Griežtą patikrinimą.

HVL atneša visiškai naujas tikrinimo metodika.HVL skirtas pagerinti tikrinimo veiksmingumą, gerinti taikymo.Su VHDL, ji užima gana daug pastangų norint pasiekti ką HVL gali pasiūlyti.Su Verilog, pamiršti jį, kalba pati yra toks ribotas.Nėra būdų pasiekti Verilog kas HVL pasiūlymai.

RX300