KODĖL RTL?

[Realtek]

Pls leiskite paklausti kvailas klausimas:

Kodėl mes vadiname "Flip-Flop dizaino RTL Dizainas
kuris cituoja Pioneer knygą apie "RTL"?

 

[news]

Jeszcze w tym miesiącu na rynku powinny pojawić się dyski SSD 850 PRO firmy Samsung, które korzystają z technologii 3D V-NAND.

Read more...

 

[eda_wiz]

nes jūsų registrai yra nustatyti ...
RTL tai verilog kodą, kurį tu implicity arba to aiškiai apibrėžtos visų registrų ...rgds
whizzkid

 

[atid]

Dabar tai labai ginčytinas.

RTL jo pradžios buvo užregistruoti perdavimo lygiu, bet laikui bėgant ji priėmė naują prasmę.Šiandien terminas yra laisvai naudojamas nurodant į technqiues įvairovė.Pažodžiui, tai turėtų reikšti bet kokį dizainą, kuris apima sinchroninio judėjimo duomenis ir iš, pavyzdžiui, registrų.Bet tik pažvelgti RTL schematiškai jūsų susintetintas kodą, bet dizainą.Sintezė įrankis kūrėjai tiesiog naudokite RTL bet schema, kuri pastato blokus, kurie gali būti asinchroninis arba kombinacyjnych pobūdžio.

Tačiau atrodo, kad RTL, kai kalbama apie kodavimo būdu elgesio dizainas.Tai, kaip labiausiai patyrusių dizainerių ir knygos autoriai vaizduoja RTL šių dienų.Let's see, kur naujas suvokimas RTL nukelia mus į ateitį.

 

[yeewang]

RTL, registro perkėlimo lygmuo,
Registrai yra panašūs mazgų projektavimas, jie pertrauka kelius į gabalus.Visi jūsų dizaino, kaip aprašoma duomenims perduoti tarp registrų.Štai kodėl tai vadinama RTL.

 

[Edward_2288]

visų RTL metodika, projektavimo veikla padarė daug paprasta.Tai aukšto lygio dizainas, mums reikia ne nagrinėti tranzistorius lygis pirmą kartą, ir tai, žinoma, kad gyvenimas būtų lengvesnis.

 

[cawan]

Registro perdavimas lavel (RTL) yra pagrindinis vienetas skaitmeninio dizaino FPGA.vietoj elemento lygiu, FPGA nori loginių elementų (altera) arba bendros loginis blokas (CLB), kuris yra grindžiamas SRAM technologiją ieškoti lentelė (Lot).Tokiais projektavimo kriterijus, RTL lygiu dizaino daugiausia DfF elementas yra pažymėta būti pagrindinis elementas, FPGA design.

 

[omara007]

Hey Realtek

pateiktu apibrėžimu vėlavimas yra arčiausiai RTL prasmė šiandien ..ne įstrigo tik REGISTRUOTI idėja ..arba u vadinamas Flip-Flop ..tegul išplėsti UR siekiant RTL prasme ..Šiandien RTL tapo tarsi nėra.į taikomas gaires siekiant bet kokia kalba ..pavyzdžiui: RTL gaires DTL reiškia kai kurių taisyklių ..kaip niekada nenaudokite šios ..visada naudoti, kad ..ir tt ..ir geriausia vieta gauti RTL gairių jei ur doing DTL yra:
Reuse Methodlogy vadove ..tai beveik tobulas ..
PS tai parsisiųsti iš čia ..Just search for ji

<img src="http://www.edaboard.com/images/smiles/icon_eek.gif" alt="Shocked" border="0" />Mėgautis!

 

[tutx]

Žinoma, RTL yra iš "Registruotis perkėlimo lygis akronimas", o tai reiškia, kad pagrindiniai dalykai dizaino registrai.Bet man įdomu, ar mes pripažįstame, kad VHDL šaltinį parašė RTL ar kitais lygiais.

Kažkas gali duoti man apibūdinimą identifikuoti šią problemą, arba kai dokumentai skaityti?

Brds,