[klausimo]: Apie Synopsys DC apribojimas

I

iamczx

Guest
Jei modulis (CLK, b, c), CLK yra laikrodis, ir b yra įvesties prievadas.
Ar šią komandą naudinga?

set_min_delay 0,00-nuo [get_clocks CLK ()]-per [get_ports (b)]

Manau, kad nėra skirtumo tarp clk ir uosto kelias b ..Thanks in advance

 
Yra tarp D ir KK keliu, tai yra naudinga, kai reikia patikrinti DfF nustatymas ir palaikykite.
Bet aš nemanau, kad yra iš KK keliu, nors D ir pasiekti kai kurių kitų parametrus

 
Hi nariai, kaip strazdana sakė:
Aš nežinau, kodėl jie nustatyti min vėlavimą su-per variantas ...
Ar reikia iki?
O ką DC laikys-per šiame pavyzdyje?pats rezultatas kaip - su?
Thanks in advance

 

Welcome to EDABoard.com

Sponsor

Back
Top