klausimais PLL

[wylee]

Esu naujas PLL ir norėčiau sužinoti keletas atsakymų žemiau:

1.Kas yra visa suma
ir puse normos fazės detektorius?kas yra geriau?yra skaitmeninis PFD visą normą detektorius?

2.Kodėl mes naudojame lag-švino ciklo filtro PLL?kodėl gi ne tik atsilieka filtras (normalus LPF)?tai stabilumo tikslais?

3.Kokio tipo linijos filtras dažniausiai naudojamas?Aktyvūs lag filtrą arba aktyvųjį PI filtras
ir kodėl?
Paskutinį kartą redagavo wylee 18 rugpjūtis 2006 3:43; edited 1 kartą iš viso

 

[news]

Po wprowadzeniu przez AMD nowych kart graficznych, wytwarzanych w 40nm procesie produkcji, wchodzących w skład rodziny Northern Islands i premierze odświeżonych...

Read more...

 

[surianova]

wylee rašė:

Esu naujas PLL ir norėčiau sužinoti keletas atsakymų žemiau:1.
Kas yra visa suma ir puse normos fazės detektorius?
kas yra geriau?
yra skaitmeninis PFD visą normą detektorius?2.
Kodėl mes naudojame lag-švino ciklo filtro PLL?
kodėl gi ne tik atsilieka filtras (normalus LPF)?
tai stabilumo tikslais?3.
Kokio tipo linijos filtras dažniausiai naudojamas?
Aktyvūs lag filtrą arba aktyvųjį PI filtras ir kodėl?

 

[khouly]

manau puse ir visą kursą etapas decetors naudojami REC "laikrodžio ir duomenų gavyba"

bet PLL kaip dažnio daugiklio arba dažnių synthizer "paprastai naudojamas mokestis siurbliu su PFD

khouly

 

[safwatonline]

taip pusę tarifas ir tarifas PD yra PD dėl karjeros,
i qoute:
Citata:

Kad PLL vykdo visą kursą architektūra dėl jos struktūrinių paprastumo ir veiklos patikimumą, atsižvelgiant į įvairius duomenų tipus.
Palyginti su puse kurso architektūrų [6], visos normos CDR reikalingas didesnis grandinės greitis [7].
Iš kitos pusės, pusė kurso dizaino reikalauja didelio greičio daugiafaziams laikrodžiai (arba duomenis), kad reikia labai gerai suderinta, siekiant išvengti suskaidymo Jitter toleranciją.
Taigi, viso kurso CDR, dizainas įtampos generatorius (VCO) yra supaprastinta ir fizinio išdėstymo CDR gali būti labai stora iki minimumo parasitics, kuris savo ruožtu padeda pagerinti greitį ir sumažinti triukšmo jungties.

Be to, visą kursą CDR generuoja mažą Jitter viso kurso laikrodis, kuris taikomas atskiras trigeris į užvedimo duomenis iš įvedimo stiprintuvas.

 

[jfyan]

wylee rašė:

Esu naujas PLL ir norėčiau sužinoti keletas atsakymų žemiau:1.
Kas yra visa suma ir puse normos fazės detektorius?
kas yra geriau?
yra skaitmeninis PFD visą normą detektorius?2.
Kodėl mes naudojame lag-švino ciklo filtro PLL?
kodėl gi ne tik atsilieka filtras (normalus LPF)?
tai stabilumo tikslais?3.
Kokio tipo linijos filtras dažniausiai naudojamas?
Aktyvūs lag filtrą arba aktyvųjį PI filtras ir kodėl?

 

[wylee]

Jos atrodo, kad naudojant charge pump PLL architektūra yra gana įprasta praktika nowdays.

Vietoj naudoti aktyvus / pasyvus ciklo filtro, už siurblio su dangteliu pakeisti šį bloką.Koks yra privalumas
ir trūkumas naudojant mokestis pump PLL?Tais atvejais, kai PFD, kad PFD Aš visada ateina per 2 DfF ir IR vartų.Ar yra kitos pagerintos architektūros dizaino aplink?

 

[safwatonline]

wylee rašė:Tais atvejais, kai PFD, kad PFD Aš visada ateina per 2 DfF ir IR vartų.
Ar yra kitos pagerintos architektūros dizaino aplink?

 

[surianova]

wylee rašė:

Jos atrodo, kad naudojant charge pump PLL architektūra yra gana įprasta praktika nowdays.Vietoj naudoti aktyvus / pasyvus ciklo filtro, už siurblio su dangteliu pakeisti šį bloką.
Koks yra privalumas ir trūkumas naudojant mokestis pump PLL?Tais atvejais, kai PFD, kad PFD Aš visada ateina per 2 DfF ir IR vartų.
Ar yra kitos pagerintos architektūros dizaino aplink?

 

[wylee]

Aš neseniai perskaityti apie "Dead Zone" susidūrė PFD.

Ar "Dead Zone" vienintelė didelė problema kuriant PFD?

Štai ataskaitą padaryti studento (i think) i foung interneto,
kurios naudoja delsimo grandinės minimizie mirę zonoje klasikinio PFD (2 DfF, 1 IR tipo PFD)
http://www.ics.ee.nctu.edu.tw/ ~ cywu/course/aic92_2/chap17_1.doc

Can anyone sugguest man jokių naujų PFD architektūros kortelių, kurios sumažintų / atšaukti šį reiškinius?
Atsiprašome, bet jums reikia prisijungti, kad galėtumėte peržiūrėti šį priedą

 

[safwatonline]

Manau, kad tirpalas naudojamas pridedant vėlavimą į naujo kelio (arba inverterių grandinės arba įvedant dideli cap. apkrova), tai kopijos sumažėjo mirę zonoje, tačiau jį galima įvesti kažką vadinama aklai zonoje, tačiau kiek i gali prisiminti, kad aklai juostą įtakos tik nusistovėjimo trukmę, jei jis nėra didelis spec ant ir tai ne problema