klaidos pavyzdys surengti grandinė

[sj_helen]

Zaprojektowałem Opamp, kuris yra naudojamas pagrindiniame Sampel & Hold Circuit.
kuris gali padėti išspręsti šią problemą?<img src="http://i37.tinypic.com/15q50k8.jpg" border="0" alt="error in sample hold circuit" title="klaidos pavyzdys surengti grandinė"/>ctrl1 mėginio etapas, ctrl2 už Laikydami etapas

Trasa baigs Sample and Hold funkcija, perjungiant kondensatorių.
Yra tik 2 kondensatorių SH grandines.Jie yra du skirtingi ėminių ėmimo Kondensatoriai, kurios yra susijusios su skirtingas patekimo Opamp atitinkamai.
Mėginyje etapas, Opamp's sąnaudos trumpuoju ir prijungtas prie VCM.Opamp's outputs pat trumpuoju, bet ne prijungti prie VCM.Du kondensatoriai yra ėmimo skirtumo signalų įvedimo atitinkamai.
Triume etapas, Opamp's įėjimai ir išėjimai yra atviros grandinės.Tada "signalo" puses kondensatoriai yra prijungti prie Opamp's outputs toje pačioje pusėje.

Teoriškai, triume etapas, Opamp's sąnaudos turėtų būti "Virtuali Ground" su įtampos vertė lygi VCM.ir ne Diferencialinė Rezultatų įtampa turi būti tokia pati, kaip skirtingas sąnaudas.
Dabar yra dvi problemos:
1, Hold etapas, įtampos vertė Opamp's sąnaudos nėra VCM ir šiek tiek aukštesnis nei VCM.
Taigi, kaip tai nutiko?ir kaip spręsti šią problemą?
2, po mėginių ėmimo ir laikykite už pirmąjį signalą, kai mėginio etapo antrasis signalas, Opamp's rezultatų trumpuoju ir įtampos vertė turi būti VCM.
Vis dėlto, modeliavimo rezultatai nebuvo įrodyti.Modeliavimo rezultatai rodo, jei jau baigtas pirmasis signalas yra didžiausia įėjimo signalo lygis, tada antrasis mėginys etapas, ouput įtampos lygis yra aukštesnis nei VCM, kadangi, jei finished pirmasis siganl mažiausią vertę, gamybos lygis yra mažesnis nei VCM.
Kaip tai nutiko?ir kaip spręsti šią problemą?

Thanks a lot.
Paskutinį kartą redagavo sj_helen on 05 Sep 2008 12:25, edited 3 kartus iš viso

 

[Lvw]

Tai būtų labai naudinga (ir daug lengviau atsakyti), jei galėtumėte pateikti grandinės schema.
Dėl lvw

 

[sj_helen]

į lvw,

Ačiū už jūsų patarimus.
Aš jau papildomas sklypas iliustruoti SH grandinė.

 

[Lvw]

Mačiau iki šiol, kelis skirtingus S & H eiga su S / C vienetai, tačiau jūsų grandinę yra naujas pas mane.Todėl mano klausimas: iš kur kilęs tavo schema?
Ar esate tikri, kad jis turėtų dirbti, nes ji yra?Gali būti man blogai, bet aš praleidau tapatybę pelnas konfigūracijos režimas sulaikytas.

 

[sj_helen]

Lvw rašė:

Mačiau iki šiol, kelis skirtingus S & H eiga su S / C vienetai, tačiau jūsų grandinę yra naujas pas mane.
Todėl mano klausimas: iš kur kilęs tavo schema?

Ar esate tikri, kad jis turėtų dirbti, nes ji yra?
Gali būti man blogai, bet aš praleidau tapatybę pelnas konfigūracijos režimas sulaikytas.

 

[jnuhope]

sj_helen rašė:

Zaprojektowałem Opamp, kuris yra naudojamas pagrindiniame Sampel & Hold Circuit.

kuris gali padėti išspręsti šią problemą?<img src="http://i37.tinypic.com/15q50k8.jpg" border="0" alt="error in sample hold circuit" title="klaidos pavyzdys surengti grandinė"/>

ctrl1 mėginio etapas, ctrl2 už Laikydami etapasTrasa baigs Sample and Hold funkcija, perjungiant kondensatorių.

Yra tik 2 kondensatorių SH grandines.
Jie yra du skirtingi ėminių ėmimo Kondensatoriai, kurios yra susijusios su skirtingas patekimo Opamp atitinkamai.

Mėginyje etapas, Opamp's sąnaudos trumpuoju ir prijungtas prie VCM.
Opamp's outputs pat trumpuoju, bet ne prijungti prie VCM.
Du kondensatoriai yra ėmimo skirtumo signalų įvedimo atitinkamai.

Triume etapas, Opamp's įėjimai ir išėjimai yra atviros grandinės.
Tada "signalo" puses kondensatoriai yra prijungti prie Opamp's outputs toje pačioje pusėje.Teoriškai, triume etapas, Opamp's sąnaudos turėtų būti "Virtuali Ground" su įtampos vertė lygi VCM.
ir ne Diferencialinė Rezultatų įtampa turi būti tokia pati, kaip skirtingas sąnaudas.

Dabar yra dvi problemos:

1, Hold etapas, įtampos vertė Opamp's sąnaudos nėra VCM ir šiek tiek aukštesnis nei VCM.- Ar jis bus atsakingas injekcijos?
Jei skiriasi SW dydžio arba padidinti CK yra įtampa, ar įėjimo įtampa skiriasi, taip pat?2, po mėginių ėmimo ir laikykite už pirmąjį signalą, kai mėginio etapo antrasis signalas, Opamp's rezultatų trumpuoju ir įtampos vertė turi būti VCM.

Vis dėlto, modeliavimo rezultatai nebuvo įrodyti.- Ar jums reikia naudoti šį išėjimo įtampa ne samplinig etapą?
Ar naudojate idealus OTA imituoti arba ne idealus OTA?
Per atrankos etape, OTA indėlis yra trumpuoju į VCM ir produkcija trumpuoju kartu.
Jei jūsų CMFB yra greitas ir resonable pelnas, jis neturėtų būti per toli nuo VCM.Thanks a lot.

 

[FVM]

Labai iš esmės, prietaisas vadinamas Opamp.Jei taip, tai neturėtų turėti trumpą perjungti tarp rezultatų ir negali būti trumpuoju nuo šaltinio.Padėtis gali būti skirtinga, pvz už OTA ir srovės šaltinio, kaip signalo.Tikiuosi, kad minėtos knygos galėtų paaiškinti grandinės operacija iki šiol, šio įnašo akivaizdžiai negali.

PS: II tiesiog pastebėjo, kad originalus grandinė buvo pakeista nuo to laiko, kad šaltinis yra ne trumpuoju daugiau.Bet produkcija vis tiek yra.

BTW: Ar visi Vikipedijoje nėra darbai mainais dalyviai?Tai netoli padirbta diskusija, mano nuomone.Why don't you just parodyti pataisymais grandinė, išlaikant originalią taip pat.