klaidos modelis SIM II 5.6e

M

MRFGUY

Guest
Kodėl šis kodas atrodo man net paprastas verilog programą.Kiekvieną kartą, kai aš iš naujo. Prieš byla ir rasti apibrėžti daug (kad aš niekada raktas) ir I ¹ trinti.

taip kai įspėjimas:

ARNING [10]: tbw.tfw (21): Bad pavadinimas makro apibrėžimas: 3
# DĖMESIO [10]: tbw.tfw (23): Bad pavadinimas makro apibrėžimas: 7
# DĖMESIO [10]: tbw.tfw (24): Bad pavadinimas makro apibrėžimas: 4
# DĖMESIO [10]: tbw.tfw (26): Bad pavadinimas makro apibrėžimas: 7
# DĖMESIO [10]: tbw.tfw (35): Bad pavadinimas makro apibrėžimas: 4
# DĖMESIO [10]: tbw.tfw (5

<img src="http://www.edaboard.com/images/smiles/icon_cool.gif" alt="Atvėsti" border="0" />

: Bad name makro apibrėžimas: 1
# DĖMESIO [10]: tbw.tfw (61): Bad pavadinimas makro apibrėžimas: 7
# DĖMESIO [10]: tbw.tfw (62): Bad pavadinimas makro apibrėžimas: 9

 
Bet gimęs naudojant kai kuriuos, raktažodžius verilog arba kai problema rūšies tinklų.Ar ir tiesiog įklijuokite UR kodas?

 
Sparc rašė:

Bet gimęs naudojant kai kuriuos, raktažodžius verilog arba kai perkėlimo problema natūra.
Ar ir tiesiog įklijuokite UR kodas?
 
Pamiršote paskelbti, kokios rūšies (REG arba viela), B, C, D, Y ir jei jie yra autobusų ar ne.

 
ADAP rašė:

Pamiršote paskelbti, kokios rūšies (REG arba viela), B, C, D, Y ir jei jie yra autobusų ar ne.
 
Jei tai gimęs tik kodą, tada nėra kodą problema gimęs, jis veikia gerai su manimi tiek ModelSim6.0a AWA ModelSim5.7e.Kokia yra jūsų TestBench?

 
Jūs bandote surinkti UR kodą OVL lib atrodo!
Prašome patikrinti!
Išbandykite paprastą šią komandą

vlog test1.v

Jei test1.v yra gimęs kodą paskelbtas čia!

 
Čia yra mano testbench.
Atsiprašome, bet jums reikia prisijungti, jei norite peržiūrėti šį priedą

 
nand_gates rašė:

Jūs bandote surinkti UR kodą OVL lib atrodo!

Prašome patikrinti!

Išbandykite paprastą šią komandąvlog test1.vJei test1.v yra gimęs kodą paskelbtas čia!
 
Sveiki,
Aš šią problemą.Čia aš siunčia pataisytus testcode.Aš ištrynė
nenaudingas failą test1tbw.tbw!
Unrar ji ir paleisti jį pagal šiuos veiksmus,

1.vlib darbas
2.vlog test1.v test1tbw.tfw
3.vsim testbench &
4.Tuo vsim greitai suteikti tokią komandą
šaltinis a.do
5.Baigta!
Atsiprašome, bet jums reikia prisijungti, jei norite peržiūrėti šį priedą

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top