Keli ribojimo laikrodžio dizainas

N

no_mad

Guest
Hi all,

I'm using Mentor grafikos įrankiai sintetina mano dizainas (Leonardo Spektras: ASIC ir Tikslioji RTL: FPGA).

Problema ta, nesu labai tikras dėl varžančios kelis laikrodžio dizainą.Kažkas prašome pasidalinti su manimi kai TCL scripts (LeoSpec ir preciziškumas) dėl varžančios multi-laikrodis dizainas.Tai bus geras atskaitos man ir kitiems žmonėms.

Bent jau šia tema Gairėmis.
Bet pasiūlymus ir / ar konsultacijos yra labai sveikintina ir labai vertinama.

Thanks in advance,
no_mad

 
punkte pradėti:
sukurti kiekvienai sričiai laikrodis, nustatyti daugiametį ciklą arba apgaulingi kelias tarp domenu signalus, bet jūs turite būti labai atsargūs, kad tie apgaulingi takai Neslėpsiu galimų pažeidimų.

 

Welcome to EDABoard.com

Sponsor

Back
Top