Kas yra unsynthesizable kodas nauda?

[moh_monem43]

Mielas,
Kai VHDL kodai unsynthesizable.Kaip suprantu mes negalime kreiptis dėl FPGA ar CPLD.Taigi, kas iš to nauda?
ačiū.

 

[Nir Dahan]

DTL taip pat galima naudoti kaip modeliavimo priemonė, iš tikrųjų ji turėtų būti naudojamas (arba jo pakeitimas) iki projektavimo stadijoje.
Tai gali būti labai naudinga įvertinant savo projekto sudėtingumo ir bando numatyti galimas problemas.

Iš tikrųjų žino, kaip efektyviau parašyti gerą ne synthesizable DTL kodas yra labai sunku ką padaryti.Tai svarbu dėl didelių Mixed Signal projektus, kai reikia modelio analogas blokus, pavyzdžiui, - tada įvykdymo laikas gali būti lemiamas, jei modeliavimas yra dar vyksta.

ND.
http://asicdigitaldesign.wordpress.com/

 

[FVM]

Unsynthesizable VHDL kodą bandymo stendo gali būti labai paprasta.Aš mėginu pvz., skaitmeninių ryšių kanalo dizainas.Galiu testas su atitinkamo prietaiso kodas (jei turiu tai skirta taip pat).Bet realus bandymas, turiu apsvarstyti kabelis vėluojama.

code in my testbench, particularly an expression with transport delay.

Dėl šios purspose, naudoti kai unsynthesizable
kodo eilutę savo testbench, ypač su transporto vėlavimą išraiška.Kiti pavyzdžiai yra kintamo takto generatoriai imituoti laikrodis dažnio skirtumų tarp serijos siųstuvas ir imtuvas.DTL modelių skaitmeninių prietaisų (E. GA DDR2 RAM), pagaminta iš gamintojo papildomų pavyzdžių.

 

[preet]

Labas,

Paprastai laiko sąlyga yra naudojami modelis susijęs greičiau su vartais arba neto, todėl jis padeda modeliuoti reikiamą funkcionalumą bet skaitmeninis CKT.

linkėjimai