F
f2t1
Guest
Aš esu newbie į verilog ir tiesiog nežinau, kas yra negerai su mano kodas. tai kvailai paprastas klausimas: Plėtoti Verilog modelis termostatas, turintis du 8-bitų nepasirašytos dvejetainiai sąnaudų sudaro tikslinių temperatūros ir faktinė temperatūra laipsniais pagal Celsijų (˚ F). Tarkime, kad tiek temperatūra yra aukščiau nulio (32 ˚ F). Detektorius turi du išėjimai: vienas įjungti, kai faktinė temperatūra yra daugiau kaip 5 ˚ F žemiau tikslą, ir vieną įjungti aušintuvas onwhen faktinė temperatūra yra daugiau kaip 5 ˚ F virš tikslinės šildytuvas. ir tai mano kodas: modulis * C2 * (jungiklis, CLK, heater_on, cooler_on, enable_a ctual, enable_target); įvesties CLK; įvesties enable_actual, enable_target, įėjimas * [07:00] * switch *; raj [07:00] * realų, tikslą; našumas * heater_on * cooler_on; visada @ (posedge CLK) pradėti jei (enable_actual) faktiniai