Kas yra maksimalus dažnis FPGA?

[ppallavi]

Sveiki, ką reiškia maks Freq iš FPGA? kur gauti maxmum dažnio informaciją FPGA? Mačiau Spartan 3 FPGA duomenų lape. Tai nėra paminėta, kad. Ačiū iš anksto.

 

[brmadhukar]

Maksimalus dažnis, kuriam esant logika gali dirbti po sintezę. Galutinė vertė priklauso nuo logikos ir FPGA sumą. Tai paprastai nurodoma arba dažnumas arba vėlavimo. BRM

 

[santuvlsi]

Mielas draugas, Max dažnis FPGA yra tarsi, laikas u get į FPGA galia, kaip jūs downlaoded savo RTL kodą į FPGA. reiškia, kad FPGA Greitis, kad vidaus vartai jungtys pagal funkcionalumą parašyta RTL. Tikimės, kad su loginis analizatorius pagalba mes galime gauti max dažnis ir FPGA Santo

 

[shiv_emf]

maksimalus dažnis! watchdog laikmatis ISE suteikia max dažnis dizainas.

 

[arnarendra]

Taip, maksimalus dažnis priklauso nuo į FPGA logika. Jūs galite žinoti jį laiko analizės ataskaitą generuoja po vieta ir maršrutas bus baigtas. Maksimalus darbo dažnis priklauso nuo Combo logika nedelsiant tarp dviejų FIFO.

 

[ppallavi]

Hi All, Dėkoju už atsakymą. Tiesą sakant, mano klausimas buvo ne taip. Paprastai renkantis įrenginį, FPGA dažnis yra vienas iš apribojimų. Be to, kaip mes pereiti nuo "Spartan" į viršūnių šeimos Xilinx, matome dažniau paramą ir "FPGA dažnio" turėtų būti didesnis. Norėjau paklausti kas tai yra FPGA fequency reiškia ir kur rasti informacijos apie tai. Ačiū iš anksto.

 

[ahliang]

galite rasti jį į duomenų lapą

 

[master_picengineer]

Taip, tai priklauso nuo FPGA. Maksimalus dažnis yra apie 400 MHz 4 "Spartan".

 

[ppallavi]

Ką tai 400MHz reiškia? Kas yra grandinė pagal atlygis už tai 400MHz apskaičiavimas?

 

[shavakmm]

paprastai dažnai skiriamas bus išorės laikrodžio dažnis ... Dabar šį laikrodį skiriamas DCM arba PLL iš FPGA, iš kurios dažnis gali būti padidintas arba sumažintas ...

 

[salma ali bakr]

Ar turite galvoje, kaip greitai dėl FPGA produkcija yra gaminama ar jos laikrodžiai dažnį? už laikrodžiai, tai priklauso nuo komplektas turite, žinoma, ir tai bus į duomenų lape ... projektavimo pati ji atsiras laiko ataskaitą ISE ... pagal TRACE įrankį ... daugiau sužinoti apie jį šią nuorodą: http://toolbox.xilinx.com/docsan/xilinx7/books/data/docs/dev/dev0118_17.html

 

[shiv_emf]

Manau, jei ir pasirinkti konkreti technologija, automatiškai suteikia daugiausiai veikia Freq priklausomai nuo suvaržymų. kuris priemonė U dirba?

 

[shavakmm]

išvesties duomenis, gali būti greičiau nei išorinį laikrodį, nes jis priklauso nuo vidaus laikrodžiai naudojami (arba generuoja), PLL arba kurių sudėtyje yra DCM

 

[avimit]

Tiesą sakant, yra 2 dalykų čia: Vienas iš jų yra: kaip greitai FPGA gali dirbti, ty, kas yra max dažnis FPGA gali būti suteikta galimybė dirbti. gali būti šiuo laiko momentu gali būti ne bet koks skirtumas tarp registrų logika, pasakyti, pavyzdžiui, perėjimas užsiregistruoti. Tai yra FPGA galimybes dirbti, o ne dizaino darbo viduje FPGA galimybė laikrodį. Pavyzdžiui: FPGA gali būti spec, kad ji gali dirbti su laikrodžio dažnis iki 500 MHz pasakyti. Ši specifikacija turi pateikti FPGA pardavėjo. Antra, yra: Kaip greitai dizainas, kai įdėti į FPGA gali dirbti: gerai, kad priklauso nuo dizaino jūs įtraukėte in Vilties jis padeda, Kr, Avi natūra http://www.vlsiip.com

 

[vlsi_freak]

Hi Didžiausias dažnis veikimo savo dizainą yra pateiktas sintezatorius ataskaitą. Jei negaunamas, dar kartą patikrinti apribojimus, arba dizainą. Kiekvienas FPGA gavo maksimalų veikimo dažnis, kuris yra labai didelis. Tai skiriasi nuo veikimo dažnis jūsų projektą. Jūsų dizainas yra nesiruošia dirbti dažnio specifed pagal FPGA pardavėjo. Tikimės, kad jis padeda dėka