A
armardu
Guest
Kas yra "logiška pririšamą ne ląstelės į soc susidurti?PLZ help me (daugiau ...)
Navigation
Install the app
How to install the app on iOS
Follow along with the video below to see how to install our site as a web app on your home screen.
Note: This feature may not be available in some browsers.
More options
You are using an out of date browser. It may not display this or other websites correctly.
You should upgrade or use an alternative browser.
You should upgrade or use an alternative browser.
G
"Google"
Guest
[No message]
A
au_sun
Guest
Tie-off ląstelių teikti ESD Protected logika lygiai "1" ir "0" turi būti naudojamas norint prisijungti tranzistorius vartų.
tranzistorius vartų dizainas gali būti reikalaujama sujungti logika "1" ir logika "0" visam laikui, ty VDD ir Vss logika lygiai,
Jis paprastai yra paliesti iš arti elektros linijų.
Tačiau siekiant užtikrinti tranzistorius vartų gauna tik ESD Protected signalas, kaklaraištis-off ląstelės, esančios tarp šių vartų ir elektros linijų.
Šios ląstelės yra dalis standartinės ląstelių biblioteką.
soc susidurti yra dizainas galimybė prijungti Tie-off ląsteles.
tranzistorius vartų dizainas gali būti reikalaujama sujungti logika "1" ir logika "0" visam laikui, ty VDD ir Vss logika lygiai,
Jis paprastai yra paliesti iš arti elektros linijų.
Tačiau siekiant užtikrinti tranzistorius vartų gauna tik ESD Protected signalas, kaklaraištis-off ląstelės, esančios tarp šių vartų ir elektros linijų.
Šios ląstelės yra dalis standartinės ląstelių biblioteką.
soc susidurti yra dizainas galimybė prijungti Tie-off ląsteles.
P
phutanesv
Guest
Mielas Draugas,
Tai taip pat vadinama kaip Tie didelis ląstelių (kuri yra susieta su VDD 5V visada)
ir kaklaraištis mažas ląstelių (kurios bus visada susijusi su VSS arba 0V visada)Tranzistorius vartų gali įjungti arba išjungti, nes elektros energijos ir žemės Bounce.Dėl to kyla problema.Taigi, jei vartai turi įjungti tik VDD ji turi būti visiškai šalia Pcells.Tai vadinama Tie_high
panašiai
jei vartai turi išjungti tik Vss ji turi būti visiškai šalia N_cells.Tai vadinama Tie_low.Šis Pcells ir Ncells yra bibliotekoje dalis Standartinis ląstelių.
Mėgautis
phutane
Tai taip pat vadinama kaip Tie didelis ląstelių (kuri yra susieta su VDD 5V visada)
ir kaklaraištis mažas ląstelių (kurios bus visada susijusi su VSS arba 0V visada)Tranzistorius vartų gali įjungti arba išjungti, nes elektros energijos ir žemės Bounce.Dėl to kyla problema.Taigi, jei vartai turi įjungti tik VDD ji turi būti visiškai šalia Pcells.Tai vadinama Tie_high
panašiai
jei vartai turi išjungti tik Vss ji turi būti visiškai šalia N_cells.Tai vadinama Tie_low.Šis Pcells ir Ncells yra bibliotekoje dalis Standartinis ląstelių.
Mėgautis
phutane
P
pratap_v
Guest
galite paaiškinti man, kas yra pcells ir ncells esate kalbi?