Kas yra duomenų paruošimo fizinis dizainas?

V

vamsi_addagada

Guest
plz kas nors paaiškinti kas yra duomenų paruošimo fizinis dizainas?
 
Kas kada nors jaučiu, susijusių su Duomenų paruošimo PD rengia triukšmo analizė libs (cdbs Cadence pasaulyje), liejimo duomenų, reikalingų Lef ir laiko libs tt. Aš dirbu Cadence pasaulyje, todėl aš gavau šiuos dalykus, ir bus įvairių kitų EGA įrankiai, pavyzdžiui, Synopsys arba Magma
 
Kai pradėsite naują projektą, pirmiausia turite nustatyti, ar FP / IP dizaino duomenų galioja ir nuosekliai. Išskyrus atvejus, kai duomenys jau buvo patikrinti ir patvirtinti, turėtumėte daryti prielaidą, kad pasirengimo CTS neatitikimų ir kitų problemų, kurios turi būti išspręstas iki CTS tyrimą. Duomenų paruošimo Members netlist ir bibliotekose, patikrinti laiko apribojimus Sintaksė, Members Laikas suvaržymus, sprendžiant pėdsako nesuderintos, Members Floorplan, Generatoriniai Cap RC gavybos ir vėlavimą skaičiavimo lentelė ... Hope u got idėja ... Jei u dar HV, bet abejoja, tada ir gali paklausti manęs ... Atsakyti mane
 
Puikus VLSI, tikimės, kad jūs esate labai expierienced šioje pramonės šakoje
 
Labas VLSItechnology, u pl parengti apie tai, kaip u išspręsti pėdsaką neatitikimų? Ačiū, Sowmya
 
pėdų atspaudai paprastai naudojami optimizuojant, upsizing arba sumažinimą, todėl įrankis pakeisti bet kurį langelį su panašiais pėdos spausdinti, jei du std ląstelių, kurios pačios pėdos spausdinti, jie turėtų būti logiškai paties i el funkcionalumą ir ne iš i.os įrankis gali naudoti juos už optimizacijas, jei pėdsakas yra nenuoseklus, optimizacijos metu gali sukelti neteisingi duomenys
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top