Kas yra backend į VLSI

[raghu_836]

ką sbackend į VLSI

 

[Jifeng.Cui]

backend į VLSI tai transter susintetintas netlist (režimo) į fizinio išdėstymo (GDSII byla), naudodami vietos ir maršrutas įrankiai ir pavyko KDR / vnt / lpe ...patikrinimas

 

[hiral.kotak]

Labas,

Backend į VLSI dizainas fizinio projektavimas ty dizainas nuo RTL ar Netlist lustą į galutinį maršrutą su produkcijos duomenų bazę, kaip GDSII.Visi, kaip sintezės veiksmus, laiko optimizavimo, elektroninės planavimo, energetikos struktūra, išdėstymas, Laikrodžiai medžio sintezė, laikas uždaryti ir galutinis maršruto viela yra padaryta su visais KDR LVS ir antenos pažeidimus švarus.

Jis gali jums padėti.

Ačiū ..

HAK ..

 

[Kamesh Kumar]

Hi all,

Mano žiniomis, backend tai procesas, kuris vyksta po projektavimas pilnas VLSI Circuit naudoti tam tikras programinės įrangos įrankis.Trumpai tariant tai mikroschemų gamybos procese.

Prašome pataisyti mane jei aš neteisus.

Ačiū

 

[rikie_rizza]

Sezono pabaiga (BE) yra sąsaja (FE priešingą)

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Šypsotis" border="0" />Atgal pabaiga visada yra susijęs su galutinio proceso produktas, o FE, kaip "embrionas" ir produktas.

BE pabaigos procesą nieko prieš jį išleisti galutinį produktą, pavyzdžiui:

Fizinės -> Sensor (FE) -> Signal Conditioning (BE FOL) -> ADC (BE EOL) -> Data (galutinis produktas)Parašytas po 58 sekundžių:O Yeah:
FOL = fronto linija
Eol = End Of Line