Kas triukšmo pralaidumą santykiai, kilpos pralaidumo į PLL?

[hmsheng]

Kas PLL triukšmo juostos plotis? Kas triukšmo pralaidumą santykiai, kilpos pralaidumo? Ar mes minimaze integruotą PLL fazinį triukšmą sumažinti PLL triukšmo pralaidumą?

 

[montage3000]

tai nėra paprastas klausimas, pirmiausia turite ieškoti tam tikru knygos, pavyzdžiui, Razavi

 

[khouly]

į PLL dažnių juostos plotis yra PLL triukšmo juostos plotį, bet kiekvienas triukšmo šaltinis su PLL turi jo perdavimo funkciją todėl, jei jūs r kalbėti apie fazės triukšmo į XTAL reffernce triukšmo perdavimas funcation žemo dažnio filtro taip, kad minimizuoti, su triukšmą, decresae tha juostos plotį, bet į VCO triukšmo, perdavimas funcation yra aukšto dažnio filtras sumažinti VCO triukšmo padidinti pralaidumą skaityti R. geriausia knyga apie PLL tai yra labai GOOG khouly

 

[hmsheng]

[Quote = khouly] su PLL pralaida yra PLL triukšmo juostos plotis ... , khouly [/quote] Aš negaliu sutikti su jumis, kad į PLL pralaida yra PLL triukšmo juostos plotis,. PLL dažnių juostos plotis yra apibrėžiamas kaip kryžiaus dažnio atviros kilpos pelnas = 1. Bet triukšmas Srautas yra apibrėžiamas kaip taip:

 

[khouly]

manau, kad wioll priklauso, kas UR pralaidumo savybių forma uždarytas kilpą ar atvirojo kontūro, kai aš kalbu apie PLL pralaidumo i mano uždaryta PLL kilpa, spynos valstybės khouly

 

[eng_islam]

[Quote = hmsheng] PLL dažnių juostos plotis yra apibrėžiamas kaip kryžiaus dažnio įgyti = 1 atvirosios kilpos. Bet triukšmas Srautas yra apibrėžiamas taip: [/quote] Nesutinku su u apie šio definision, į PLL BW, nes PLL naudojamas kaip uždara sistema, kaip atviros kilpos sistemos

 

[tsb_nph]

Šis dokumentas suteikia aiškų ryšį tarp PLL pralaidumo ir drebėjimas (kiekviename bloke darant prielaidą, triukšmo šaltinius sukelia Jitter) http://www.edaboard.com/viewtopic.php?t=127403&highlight=yang Originalus klausimas: Ar mes minimaze integruotą PLL fazinį triukšmą sumažinti PLL triukšmo pralaidumą? Atsakymas šį klausimą galima rasti popieriaus. Jei triukšmas iš įvesties laikrodis šaltinį yra dominuojanti, tada sumažinti su PLL triukšmas) bandwdith. Sumažina bendrą produkcijos fazės triukšmą. Tačiau, jei VCO triukšmas yra dominuojantis, tada jums reikia turėti aukštą pralaidumą, sumažinti produkcijos integruotą fazinį triukšmą. Nurodyti popieriaus išsamią analizę. Bharath

 

[hmsheng]

Ačiū už tsb_nph medžiagos. Bet aš pasakysiu daugiau apie PLL kilpa pralaidumo. Čia yra kilpa pralaidumo apibrėžta PLL našumo, Modeliavimas, ir dizainas Dean Banerjee parašyta. 91 puslapyje: ... kur WC uždarojo ciklo pralaida, kad dažnis, kai atvira kilpa atsakymas yra lygus 1. Taip pat skaitykite 12 puslapyje, 118 kilpos pralaidumo defination. [Mod] book parsisiųsti iš: http://www.national.com/appinfo/wireless/files/deansbook4.pdf [/mod]

 

[laglead]

[Quote = hmsheng] Kas PLL triukšmo juostos plotis? Kas triukšmo pralaidumą santykiai, kilpos pralaidumo? Ar galime minimaze integruotą PLL fazinį triukšmą sumažinti PLL triukšmo pralaidumo? [/Quote] triukšmo juostos plotis priklauso nuo PLL pralaidumo ir triukšmo characteriscs. Integravimas triukšmo galios tankio funkciją visam PLL pralaidumo ir dalijant jį su nuolatinės srovės triukšmo vertę lemia ir triukšmo pralaidumą. Baltojo triukšmo, jis turi vienodą vertę jos pralaidumą. Taigi, baltojo triukšmo PLL triukšmo juostos plotis yra lygus PLL "pralaidumo. PLL turi dvi pagrindines triukšmo šaltinį: įėjimo laikrodis drebėjimas ir VCO triukšmo. Mes galime sumažinti PLL pralaidumo sunaikinimas šalinti buvęs, tačiau turi padidinti pralaidumą, sumažinti pastarajai. Yra kompromisą.