Kas grandinė gali 125MHz clock 1.25Ghz laikrodis?

[asia]

Kas grandinė gali 125MHz clock 1.25Ghz ir 1.25GHz laikrodis 125MHz? gali kas nors duoti man pdfs? Thanks a lot

 

[amaccormack]

Norėsite DLL ar PLL padidinti taktinį dažnį, bet nusileisti yra daug lengviau: Counter grandinės padalinti galite padaryti tą darbą.

 

[rfmw]

už 125 MHz -> 1,25 GHz, vienas taip pat gali filtruoti 10. harmoninių jei 125 MHz squarewave.

 

[asia]

Ar yra koks nors analoginius metodus realizuoti 1.25Ghz su 125MHz?

 

[sunking]

vartotojas už 1.25Ghz su 125MHz skaitiklis

 

[flushrat]

Kaip naudotis DLL 125m iki 1.25G? Ar turite galvoje sukurti dešimt 125m laikrodžius su 0 1 / 20 2 / 20 ... 9 / 20 faze, ir tegul išėjimo laikrodis flip-flop ne kylančios kraštinės šių laikrodis? [Quote = amaccormack] Norėsite DLL ar PLL padidinti taktinį dažnį, bet nusileisti yra daug lengviau: Counter grandinės padalinti galima padaryti, kad darbas [/citata].

 

[asia]

Aš esu įdomus metodas, kurį aprašė rfmw (už 125 MHz -> 1,25 GHz, vienas taip pat gali filtruoti 10. Harmoninių jei 125 MHz squarewave) Ar galite man duoti tam pdfs? Ačiū

 

[echo47]

Man smalsu pernelyg, nes squarewave neturi 10. Harmonika.

 

[Borber]

Sprendimas tikriausiai bus panaudoti 5. Harmonija ir tada 2. Harmoninių, du daugiklis kaskados.

 

[rfmw]

Thats right, net ta harmonika nepanaikinama, esančių idealus squarewave, tačiau priklausomai nuo jūsų signalas signalo, galima net harmoniją. Borber's tirpalas yra kažkas verta pabandyti, nes vienas tik reikia vienos daugiklis (x2) ir filtrų pora (625, 1250 MHz).

 

[asia]

Turiu dar vieną klausimą: aš manau, 1.25Gb / ai NRZ signalas, recoveried laikrodis turėtų būti 2.5GHz, bet daug pavyzdžių 1.25GHz kodėl? aš neteisus?

 

[electronrancher]

šis pranešimas yra gauti taip, ten! filtravimo harmonikos? jūsų signalas bus apie 40dB žemyn, maždaug tokio pat aukščio kaip triukšmo grindų skaitmeninių mikroschemų - Būčiau nustebęs, jei kas nors galėtų sugalvoti schema, kuri tikrai veikia. 1.25Ghz? Lol! mano balsas yra PLL. jei nesate susipažinęs, PLL yra šiek tiek uždarojo ciklo "sistemą, kad diskai VCO, kad atitiktų įvesties laikrodis, tiek dažnio ir fazės. Jei norite dauginti, jūs tiesiog padalinti VCO produkcija 10, dabar sistema diskai VCO iki Fout/10 rungtynes užprogramuotas dažnis, arba Fout = 10 * Fin. Manau, kad jums reikia ieškoti google tiek PLL pagrindai ir lapeliai PLL's, kurie gali generuoti GHz signalai - tai nėra trivialus.