Kas gali būti blogiausiu atveju įėjimo signalas DAC

M

Mahavir

Guest
Aš dirbu bist skaitmeninės analoginiai keitikliai ir man reikia generuoti signalą lustas priemonė SFDR ir sinad VPK santykis. Paprastai yra apibrėžiama darant prielaidą, įvesties skaitmeninių bitų modelio monotoniška sinusinės bangos SFDR DAC. Bet aš noriu žinoti, kuris signalas bus įrodyti, kad blogiausiu atveju įvesties VPK, kad PVK pateikia pagrįstą SFDR kad signalas visada bus laikoma, kad dirbti kitiems tipo įvesties bitų šablonų. Taip pat plz pasakykite man yra bet kitais metodais apskaičiuoti, kurių vienas, išskyrus paprastųjų dažnių spektro ir FFT skaičiavimo SFDR.
 

Welcome to EDABoard.com

Sponsor

Back
Top