Kas galėtų paveikti MOSFET 's Gate-souce suskaidyti įtampos

T

tia_design

Guest
Sveiki, visi,

I'm using a CMOS procesą, kuriame yra dviejų tipų NMOS prietaisai su tuo pačiu vartų oksido storis.Tačiau jų vartų kodo griauna įtampa yra skirtingos.Kodėl jis taip?Ačiū už bet kokią informaciją.

 
An STI tarp vartų ir šaltinį
ir laivų krovinių terminaluose pasiekiamas aukštesnis vartai šaltinių išskirstymas įtampos.

 
erikl rašė:

An STI tarp vartų ir šaltinį ir laivų krovinių terminaluose.
 
Terminalai šia tvarka:
dėl aukštojo vartų įtampa tik:
bulk - šaltinis - LPI - vartai - drenažas
HV-MOS aukštos GS įtampa: didžioji - šaltinis - LPI - vartai - LPI - kanalizacija - LPI - urmu

Į VMI reikia, kad elektrinis laukas turi ruožas apie LPI, taip "vartoja" daug potencialo skirtumas.
Žinoma kontroliuoti elgesį (vykdomo) tokių struktūrų yra daug prastesnė nei palyginti ne-HV-tranzistorius.

 

Welcome to EDABoard.com

Sponsor

Back
Top