kalibruoja LVS ir gavybos

[pokemonstation]

Sveiki visi,

Man kyla problemų su kalibruoja LVS.Mano problema yra ta, kad kalibruoja LVS nepripažįsta kaiščių aš į išdėstymą.Pavyzdžiui, į inverterių mano schema yra 4 uostai (įvedimo, išvedimo, VDD!, GND!) Bet kalibruoja LVS teigiama, kad mano išdėstymas yra 0 uostą, nepaisant to, aš pažymimi visi 4 uostų išdėstymo.Aš bandė panaudoti Kurti -> Pin arba sukurkite -> etiketė etiketės kaišteliai mano išdėstymą, tačiau nė vienas iš jų darbų.Ar kas nors žino ką daryti su etikete kaišteliai mano išdėstymą taip, kad jie yra pripažintas kalibruoja LVS?

Mano antroji problema susijusi su kalibruoja gavyba (PEX).Aš turėjo galimybę išskleisti Netlist su parazitinės talpos ir atsparumą, tačiau kaiščių / tinklais gautą Netlist nėra pažymėtos kaip aš mano schema, nors aš konkrečiai nustatyti ekstrahuojant galite naudoti schematinis tinklai.Does anyone know išspręsti šią?Ar aš turiu turėti sėkmingai ir be klaidų LVS rodyti, kad tai veikia?

Dėka pažangių!

 

[deepak242003]

pokemonstation rašė:Kalibruoja LVS nepripažįsta kaiščių aš į išdėstymą.

 

[ksj116]

taip, pirmoji problema išspręsta patikrinti, ar jūsų ženklą sluoksnis yra suderinamas su metalo sluoksniu laidų linijos.

 

[pokemonstation]

Sveiki, Dėkojame už jūsų atsakymus.

Aš naudoju Cadence Virtuoso IC 6.1.3 išdėstymo redaktorius.Esu gana tikras, kad aš pasirinktą teisę medžiaga, LSW prieš vieta pins / etikečių.Pavyzdžiui, mano VDD ir antžeminės bėgių yra metalo 1, tad pasirinkite "M1 drw" prieš sukurti kaiščiai / etikečių.Aš pabandyti Pin sluoksnis "M1 pin", bet jis neveikia.Kas Tt sluoksnis nors?

Manau, tai tik LVS klaidų aš; # atvejų ir prietaiso parametrus visų suderintos.

 

[erikl]

pokemonstation rašė:

Kas Tt sluoksnis nors?

 

[pokemonstation]

Tiesą sakant, LVS dirba dabar!Aš manau, priklausomai nuo PDK (aš naudoju IBM 65nm cmos10lpe) sluoksnį reikia gali būti skirtingos.Paaiškėjo, kad aš turiu Kurti -> etiketė su "LBL" (ženklas) sluoksnis su atitikimo metalo / poli.

Aš taip pat neįgaliųjų aplinkos kintamąjį PEX_RUN = TRUE, kurie visada sukuria diodas tarp VDD ir žemės geležinkeliais (ir jėgų man pridėti diodas mano schema)

Vis dėlto su darbo LVS, aš vis dar negaliu gauti Parasitic ekstrahuojamas Netlist naudoti grynąjį pavadinimus arba scheminis arba išdėstymo.Does anyone know sprendimus tai?

 

[erikl]

pokemonstation rašė:

Tiesą sakant, LVS dirba dabar!
Aš manau, priklausomai nuo PDK (aš naudoju IBM 65nm cmos10lpe) sluoksnį reikia gali būti skirtingos.
Paaiškėjo, kad aš turiu Kurti -> etiketė su "LBL" (ženklas) sluoksnis su atitikimo metalo / poli.Aš taip pat neįgaliųjų aplinkos kintamąjį PEX_RUN = TRUE, kurie visada sukuria diodas tarp VDD ir žemės geležinkeliais (ir jėgų man pridėti diodas mano schema)Vis dėlto su darbo LVS, aš vis dar negaliu gauti Parasitic ekstrahuojamas Netlist naudoti grynąjį pavadinimus arba scheminis arba išdėstymo.
Does anyone know sprendimus tai?

 

[deepak242003]

Tt sluoksnis mes buvo panaudota kuriant etiketes (smeigtukai) už umc90 ..