Kaip sukurti UCF, naudojant DCM?

[anee_anil]

Hi all,Aš dirbu savo dizainą naudojant DCM naudojant coregen, Kaip sukurti UCF tai?Mano projektavimo įmonė

subjektas fiber_splitter yra
uostas (clk_fpga: in std_logic;
pci_clk: in std_logic;
addr_bus: in std_logic_vector (7 downto 0);
data_i: in std_logic_vector (15 downto 0);
IPP: į std_logic;
write_read_en: in std_logic;
reset: į std_logic;
pulse_1usec_outp: iš std_logic_vector (48 downto 0)
)
pabaigos fiber_splitter;subjektas DCM

subjektas dcm_fiber yra
uostas (CLKIN_IN: in std_logic;
RST_IN: in std_logic;
CLKFX_OUT: iš std_logic;
CLKIN_IBUFG_OUT: iš std_logic;
LOCKED_OUT: iš std_logic);
pabaigos dcm_fiber;Mano clk_fpga veikia 10 Mh, aš konvertuoti, kad, 100MHz naudoti DCM.

Kaip susieti šiuos du laikrodžiai?

Prašome kam kurti šią problemą UCF?

 

[devas]

Labas,

Sukurti laiko apribojimas nuo 10MHz for your input laikrodžio signalas.Jei pasirinkote teisingai DCM, Xilinx knowns, kad vidinis laikrodis turėtų veikti bent 100MHz.

Devas