Kaip sukurti gražūs PLL?

S

stephenpan

Guest
labas
Noriu sukurti PLL.
Aš susitikti tam tikrų problemų:

1.Kā padaryti PFD į "NULINĖS dead-ZONA"
2.Kaip measue ir jitter?minkštas ar informacija ..

jei kas nors turi patirties, PLZ help me ..

n. .. AGRINDINĖS Dizainas metodologijos
ir įrankiai
toks geras forumas!

Thanx!
 
Ką reiškia "PFD (fazės dažnio detektorius ...???)?

Bet kuriuo atveju, yra daug rūšių PD (Phase Detectors: 2-valstybės, 3 valstybės,
ir tt Ir kiekvienos rūšies darbus truputį dirrerent į duomenų rūšį, įtraukti į PLL: RZ, NRZ, NRZ, plotas
ir tt
Aš pridedamas (nuskaitomi tik dabar jūs - viena iš geriausių knygų - reikia nusipirkti: "Phase-Locked Loop Circuit Design" Dan H. Wolaver - Prentice Hall, ISBN 0-13-662743-9), 3 tipų PD (yra daugiau ...)
1.XOR pagrįstas,
2.2-valstybės NRZ duomenimis,
3.2-valstybės ploto NRZ duomenis.

2 vėliau tinka Laikrodis išieškojimas.
Norėdami naudoti juos kaip Dažnis, reikia keisti iš esmės Loop-filtras (siauresnę Wn ...)

Kokybės matas Jitter galima išmatuoti produkcijos filtruoti.

Hope this helps ...
roli

Įkeltas failas: 3_types_of_Phase_Detectors.zip

 
Ar kas nors turite PDF versija "Phase-Locked Loop Circuit Design" knyga?
 
Šis 300 puslapių knygos.Jokiu būdu aš galiu nuskaitymo rankiniu būdu.Ar yra automatiniu būdu?

 
Syst * mVu yra gera priemonė, imituojanti kompiuteryje.
Dabar Ver5.1 nėra.

 
Problema 1.yra dėl to, kad tokia problema:

Jei nuoroda fazės ir suskirstyti VCO etapą atvyksta tuo pačiu metu PFD nustatyti tiek aukštyn ir žemyn rezultatus aukštas.Tačiau po nedidelio vidaus sklidimo vėlinimo trukmė, tai yra atkurti.Jei charge pump srovės šaltinis turi fall and rise laikų srovės gali atsitikti taip, kad aukštyn arba žemyn, impulso zresetowania iki dabartinės gali pakilti į savo galutinę vertę.Iš tikrųjų mokestį pateikti per vieną laikotarpį nėra proporcingas patiektų aukštyn arba žemyn, impulso metu.Jei modelis didėja / mažėja elgesį su tiesiniu kraštai mokestis elgesys yra kvadratinės funkcijos per etapą skirtumas jei impulsų plotis yra mažesnis nei visą krašto kilimo / kritimo.Todėl praktiškai nėra mirę zonoje, o zonos, kuriose yra mažiau naudos, artimų nuliui nulinį palaipsniui skirtumas.Galima išvengti, kad tiesiog įvesti į naujo kelio į PFD vėlavimą, kuris turėtų būti didesnis negu srovės šaltinis nusistovėjimo trukmę ir už siurblio.

 
Citata:On 2002-02-21 07:05, bird123 rašė:

Ar kas nors turite PDF versija "Phase-Locked Loop Circuit Design" knyga?
 
Jei kas nors įkelti Elektroninė versija
"Skaitmeninės PLL projektavimo" knyga, būsiu dėkinga
labai daug.

 
Aš turiu knygą rusų, "Skaitmeninės PLL sistemų projektavimas".Įdomu?

 
thanx for roli's info

kaip rfsystem sakė,
matau tą patį požiūrį į IEEE
papers.It padarė pagerinti linijiškumą; PLL sistemą.

Bet kaip išmatuoti Jitter į PLL padarytais imitavimui.
Ir, kaip mažas ir Jitter yra, galima sakyti, kad PLL yra goo dizainą?

Thanx a lot ~

 
Analoginis įrenginys yra puikus nemokamas įrankis šiuo metu savo interneto svetainėje, darant linijos stabilumo apskaičiavimus.

 
Į PFD mirę zonoje yra lengva išspręsti.
Tiesiog pratęsti vėlinimo trukmę reset signalą savo PFD.Įsitikinkite, kad aukštyn / žemyn impulso gali mokestis siurblys visiškai įjungė perjungtuvo mokestis / iškrovimo srovei.
Aš galiu siųsti Jums tam tikrą dokumentą apie PFD.
Jei reikia pm me.

 
Aš turiu mažai patirties prieš.Aš prisijungė prie komandos nuspręsti 125MHz CRC ethernet.Kai kurių rūšių PD, jei derinti prietaisas nėra gero, nebus impulso labai mažų etapas skirtumas.Ir žmonės bus manekeno NAND vartai atitiktų delsimo viduje PD sumažinti mirę zona

 
Čia yra sena dokumento, PFD.

Įkeltas failas: Mobilieji pagrindą visiškai integruotos CMOS dažnis synthesizers.pdf

 
Labas,

Aš ieškau DLL TL,
kur galima gauti?
įtraukti DTL kodą.
please help me!

Ačiū iš anksto
 
Aš taip pat nori žinoti DLL TL.Taip pat pasakyk man.Thanks a lot.

 
Kas gali man papasakoti, kaip sukurti didelės spartos skaitmeninio PLL arba duok man kokius nors duomenis?

Thank you!

 
Citata:On 2002-04-07 19:43, AaronDu rašė:

Kas gali man papasakoti, kaip sukurti didelės spartos skaitmeninio PLL arba duok man kokius nors duomenis?Thank you!

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top