Kaip sąsajos CPLD su FPGA?

[bhuvasen]

Sveiki draugai,
Esu naujas bičių ir sąsajos su CPLD ir FPGA.here
I'm naudojant CPLD xc95144xl ir FPGA yra Spartan-3 xc3s400-tq144.nors duoti man pasiūlymus per kad kaip sąsaja tuos dalykus.jei i duoti PROM, xcf02s kaip promenadzie sąsaja vyksta ..

Linkėjimai
Sen chett.

 

[Big Boy]

Į PROM eina į FPGA atskirai.Į CPLD nereikia PROM, ir planuojama per JTAG, ant jo borto nelakiosios atminties (Flash).Nėra specialios priemonės įvestos į lustų išdėstymo, bet ir programavimo pusės, jums tiesiog reikia daisy-chain su JTAG grandinėje.

Žinoma, jungiančių visus TMS, TCK ir TRST ir nuo programavimo JTAG antraštės, jūs einate iš antraštės Kaisčiai pavadintą TDI į pirmąjį lustą PAP, tada nuo lusto TDO į kitą lustą PAP, tada nuo tos TDO iki paskutinės lusto TDI, ir nuo paskutinio lusto TDO į JTAG antraštės Kaisčiai paženklinti TDO.

Į grandinę, galite įdėti bet lustas, tačiau paprastai, nes PROM ir FPGA yra susiję, būtų logiška grandinės jų vienas šalia kito.

 

[bhuvasen]

Sveiki, draugai ..

Čia ir mano laive dizainas vieną optikos taikymo.mano dizainas i CPLD ir FPGA ..CPLD yra xc95144xl ir FPGA yra Spartan-3 xc3s400-tq144.Norėčiau atkreipti Kaisčiai apie kiekvieną ir vieną ir sąsaja su tuo, ką ..i Spartan 3 pin informacijos ..bet CPLD ir neturėjo ..Ir taip pat Pls tell me kuris kaišteliai i duoti daugiau dėmesio, o sąsajos.Pls give me sme patarimai ...Jei yra kokių nors medžiagų reg kad pls suteikia man nuorodą ...

Linkėjimai

Sen chett ..

 

[Big Boy]

Sąsajos PROM į FPGA, geriausia turbūt ieškoti schematinis dizaino jau padarė.Galite patikrinti kitų Spartietis schemos taip pat kaip ir programavimo sąsaja nekeičia daug.

Į pinout kiekvienam prietaisai greičiausiai galima rasti Xilinx svetainėje.Taip pat žiūrėkite taikymo rašte sąveikaudama su PROM į FPGA, aš nežinau, jei tokių dokumentų esama.

Ką reikia patikrinti iš pirmų rankų yra galios.Į Spartietis-III keletą maitinimo šaltinio (Pasaulinė 3.3V, 2.5V ir 1.2V ir apibrėžtos vartotojo įtampos kiekvienai iš 8 bankai).Be to, kai FPGA konfigūruoti pats iš PROM, naudokite 2.5V IO, tada pereiti prie kokios yra, kad tas bankas.Taigi, jei turite 3.3V IO, kad FPGA dar konfigūruoti ne 2.5V iš PROM.Yra prašymas dėmesį į Xilinx svetainėje parodyta, kaip vis dar galima naudoti 3.3V kad banko (įskaitant naudojant varžai).

I'm sorry I
don't have nuorodos nors ...