Kaip padaryti, kad DLL lock 1 ciklas

[paulinesean]

Aš projektavimas tradicinių VCDL DLL, kuri susideda iš PD, atsakingas už siurblio ir įtampos kontrolės linija uždelsimo, ir aš imtis įvairių vėlavimo kraštai nuo VCDL ir sudaro įvairias vėlavimo laikrodžiai. Tačiau DLL galite užrakinti 1 ar 2 ciklų ar didesnis. Generuoja skirtingus vėlavimo laikrodžiai ne tai, ko galiu tikėtis jei DLL užraktas su 2 ar daugiau ciklų. Ar yra koks nors būdas galite padaryti DLL tik lock 1 ciklas?

 

[rf_ray]

Prašome kreiptis į šį dokumentą. Yra explaination jūsų problema "visos-analoginis daugiafaziams delsos užrakinta kilpa naudojant replika linija uždelsimo dėl plataus spektro ir mažo Jitter spektaklis" Yongsam Mėnulis; Jongsang Choi; Kyeongho Lee; Deog-Kyoon Jeong; Min-kyu Kim; Solid-State grandynams, IEEE leidinyje, tai: 35, numeris: 3, 2000 m. kovas Puslapiai: 377-384