Kaip mes galime bandymas sureguliuoti laiką visiškai skirtingas AMPL

[wael_wael]

labas
kaip minėta ne, aš visiškai Op Amp 1.2V, aš noriu pamatyti nusistovėjimo trukmę gali kas nors padėti man, kad
linkėjimai

 

[ezt]

Hi wael_wael
Kaip žinote, spręsti apie visus sistemos defind kaip laiko reikia, kad pasiektų galutinę vertę nurodyti klaidos (ESS), kurioje žingsnis po signalo įvestis.Dėl Opamp yra dviejų tipų Settling: mažo signalo sureguliavimo ir didelio signalo spręsti (aka "pasukimo").Jei šaltinis yra pakankamai mažas, tik maža signalo (linijinis) spręsti įvyktų.Priešingu atveju, pirmojo išėjimo slews ir po to, kai jis pasiekia pakankamai galutinę vertę, te produkcija parodys mažų signalų išspręsti problemą, kol jis pasiekia reikiamą klaida.Taigi iš viso nusistovėjimo trukmę (TS) yra sudaryta iš didelio signalo nusistovėjimo trukmę (TLS) ir mažo signalo nusistovėjimo trukmę (PSD).
Bandant nusistovėjimo trukmę, pirmiausia turėtumėte naudoti, pavyzdžiui Opamp į "uždarojo ciklo" forma, pavyzdžiui, į vienybę įgyti buferis struktūra.Tuomet sąnaudos turėtų būti susijaudinęs iki žingsnio signalas (į treniruoklių pvz HSPICE paprastai impulsų signalo didelę laikotarpis yra naudojamas) ir išėjimo signalas tyrinėjo (matuojamas).Apie galite sklypas po simultion (pavyzdžiui avanwaves į HSPICE modeliavimo atveju išėjimo) išmatuoti tiksliai sureguliuoti laiką.Žinoma į visiškai skirtingą Opamp, įvesties turėtų būti skirtingas, taip pat išėjimas (rašant netlist, galima gauti skirtingas paslaugas, taikydamos Exxx (įtampos šaltinis voltae (vcvs)) komponentas. Kažkaip panašūs perskaičiavimo, turėtų būti taikomos prie įėjimo naudojant vcvs blokai).<img src="http://images.elektroda.net/98_1170870477.JPG" border="0" alt="how we can test the settling time of fully differential ampl" title="kaip mes galime bandymas sureguliuoti laiką visiškai skirtingas AMPL"/>Iš minėtos sumos, pagrindinės sąvokos, atsiskaitymo laiką (kaip minėta anksčiau) yra rodomas.

Linkėjimai,
EZT