Kaip Jūs manote, FPGA patikrinimo?

[skersgatvis]

Ar manote, kad tai geras darbas?
Kaip jūs manote apie šį darbą?
i

 

[khorram]

Ji turi skirtingas reikšmes:

1) Patikrinkite Netlist išgauti po FPGA programavimas.
2) Patvirtinti dizaino valdybos lygį ir plėtoti / dizainas patalpos daryti tokio patikrinimo.

Norėčiau antrą, nes ten nėra jokių lint priemonių tai daryti.Atkreipkite dėmesį, kad ji priklauso prie FPGA lentų ir turėtų turėti tam tikrą išsamią informaciją apie FPGA lentos.

Linkėjimai,
KH

 

[skersgatvis]

Sveiki, Ponas khorram
Ačiū už pasiūlymus.
Dabar, mano vaidmuo yra FPGA patikros apie nedidelį lustą (apie 600 eilutėje RTL kodas)
, ir mano vaidmuo yra antrasis pagal ką pasakė.
Bet mano valdyba yra mažai paprastų tiesų,
Manau, kad toks tikrinimas yra skaidriù pastangų.
Kaip jūs apie tai manote?

Linkėjimai,
skersgatvis.

 

[khorram]

Sveiki, skersgatvis,

Manau, jei esate pradedantysis ir skaitmeninės dizainas, jis bus puikus.Tačiau jums reikia pagerinti savo žinias ir pabandyti sukurti sistemą AGRINDINĖS tikslą.Nes tu gali užtrukti šiek tiek patirtimi ir sužinoti apie kai kuriose srityse, pavyzdžiui, vietą ir maršrutą išdėstymo karta, kuri neturi dėmesį į FPGA tikslinės dizainas.

Linkėjimai,
KH

 

[ljunesnow]

Manau, kad fisrt kuri p. khorram sakė taip pat yra svarbus ir sudėtingas, ypač dideliuose dizainas.ji invole visų rūšių mathods raštu bandymų stendo.tai yra menas.

 

[arunragavan]

tai sunku darbą ...Patvirtinimo inžinierius turi išbandyti visas galimybes antspauduoti galutinio produkto tai būtina gaires.jo sunkus darbas tikrai WÜD atrasti naujų sienų, o veryfyin kiekvienos versijos FPGA gaminami ..faktiškai jis WÜD būti daug geriau, jei jo AGRINDINĖS tikrinimas ..platesnės ir geriau taikymo sritį ..bet aneway kaip newbie jos visada geriau pradėti nuo šios ..įgyti daugiau knoledge kurie WÜD visada padeda.

atžvilgiu,

 

[skersgatvis]

Max khorram, ljunesnow ir arunragavan,

Labai ačiū už Jūsų patarimus!
Jūsų patarimus, kad man geriau suvokti apie FPGA verification.I esu newbie skaitmeninio dizaino,
o dabar mano vaidmuo yra FPGA patikros apie 8 bitai "MCU.Turiu 2 klausimus:

1) jis yra MCU, taigi man reikia sužinoti Asembler gerai, teisingai? Dabar i knyga
<<Art Asamblėjos kalba>> ir pasakoja apie kompiuterio asamblėjos language.and jei
MCU Susirinkimas kalba yra labiau tinkama?

2) šiuo metu ir pripažįsta, kad svarbu verification.But patikros ką
paminėti visi apie patikrą FPGA? ir aš keletą knygų apie tikrinimas, pavyzdžiui, <<ASIC.and.FPGA.Verification.A.Guide.to.Component.Modeling>>
<<Advanced Oficialus Verification>>. Jos pasakyti daug arithmetics apie patikrinimą.
Bet nežinau kaip verificatin galima realizuoti FPGA? Ir kokios
kalba?

Aš atsiprašau, kad mano quenstion taip diletantiškas ...

Nuoširdžiausi linkėjimai
skersgatvis

 

[khorram]

Jums reikia žinoti Asemblerio kalba, nes jums reikia parašyti bandymo suolai ir įgyvendinti įrangos.
Mes rekomenduojame jums parašyti C kodas aukso modelį.Auksinė modelis reiškia, jog aukšto lygio modelis, dizainas, kuris neturi jokių problemų.Šis kodas C yra panašus į simuliatorius, kad MCU.Atlikusi savo įrangos, galite taikyti skirtingus testbenches tiek ir patikrinti ekvivalentiškumo jų.Tokia patikra yra vadinamas Lygiavertiškumas tikrinimas (EB) Nr.

Linkėjimai,
KH

 

[mASM]

Max khorram,
i am backstreet.i pradėjo mokytis <<the menas asamblėjos language>>.
Bet aš galiu naudoti kodą C imituojant MCU?
Ar tai rodo man apie tai?

Linkėjimai
skersgatvis

 

[andy1]

Khorram,

Aš primygtinai rekomenduojame jums sužinoti arba Verilog ar VHDL siekiant padaryti aparatūros projektavimo ar imituoti dizainas.Tai nėra labai apsunkintas, nes jūs jau žinote, įrangos ir programavimo pagrindų.

Jis gali būti baigęs kursą, kad būtų galima naudoti C kodai imitavimo aparatūros aplinkai.

 

[ylscqu]

apskritai negali patikrinti visų sąlygų, todėl, kai dizainas,
reikėtų apsvarstyti liudininku

 

[masai_mara]

Su FPGA jūs padaryti tik funkcinius ir laiko patikrinimas.Taigi iš esmės jums patikrinti, ar logikos jums įgyvendinti tai, ką norėjo.Įvertinusi sakė šioje srityje taip pat vis svarbiau, nes dabar dizaino perkėlė į FPGA yra alo didėja.Taigi, jei tas dizainas yra kuklus galite tiesiog parašyti bandymo suolai ir scenarijai imituojant dizainas.Taigi, jei yra turinčių MCU į FPGA turite sužinoti Asemblerio kalba, kad patikrinti, ar MCU viduje FPGA iš tiesų elgiasi kaip MCU.Taigi scenarijus bus iš esmės daryti viską, kad ir jūs turite turėti bandymų stendo kai HDL kaip verilog ar VHDL šerti šias vertybes ir stebėti rezultatus.Kadangi kai kurios šalys nurodė, you dont reikia modelio MCU C ar kita kalba, ją gali patikrinti, kaip sėkmingai jis
forget labai kompleksas fucntionality.Daugiau nei modeliavimas yra laiko ir ne be klaidų, ir yra pateisinamos tik tuomet, kai dizainas yra sudėtingas tokių kaip soc's.

į sveikatą.