Kaip filtruoti triukšmas, kurio plotis yra mažesnis nei vienas CLK?

[paketas]

Vienas įėjimo signalą, kurio plotis gal mažiau nei vieną CLK,
Jei tai atsitiktų, grandinė turėtų spręsti, kaip invaild signalas, manau, sync.įėjimo signalo naudoti posedge ir negedge CLK bus gera mintis?
Kaip įgyvendinti požiūrį?Taip pat, jei aš norėčiau filtro triukšmas, kurio plotis yra mažesnis nei 2 CLK?

 

[ls000rhb]

galite pridėti DfF tarp įvesties signalo ir įvesties uosto! DfF galima "filtruoti" įėjimo signalą, kurio plotis gal mažiau nei vieną DfF's CLK

 

[Jokup]

visada @ (posedge CLK arba negedge rst_n) prasideda
jei (~ rst_n) prasideda
signal_d1 <= # 1 1'b0;
signal_d2 <= # 1 1'b0;
end else begin
signal_d1 <= # 1 signal_in;
signal_d2 <= # 1 signal_d1;
pabaiga
pabaiga

visada @ (posedge CLK arba negedge rst_n) prasideda
jei (~ rst_n)
filtered_signal <= # 1 1'b0
else if (signal_d1 == signal_d2)
filtered_signal <= # 1 signal_d2;
pabaiga

Šį kodą galima pašalinti triukšmo plotis mažesnis nei vieno takto ciklą.
paketiniù rašė:

Vienas įėjimo signalą, kurio plotis gal mažiau nei vieną CLK,

Jei tai atsitiktų, grandinė turėtų spręsti, kaip invaild signalas, manau, sync.
įėjimo signalo naudoti posedge ir negedge CLK bus gera mintis?

Kaip įgyvendinti požiūrį?
Taip pat, jei aš norėčiau filtro triukšmas, kurio plotis yra mažesnis nei 2 CLK?