Kaip: Bidirectional uostas FPGA

[PigiPigi]

Sveiki, mano draugai,
Man patinka įgyvendinti dvipusį duomenų autobusu (uosto externl atminties) ne Xil FPGA, kurie bidrectional uosto.Kaip aš galiu tai padaryti.

 

[zyphor]

Pirmiausia jums geriau naudoti Mutiplexer pakeisti Bidirectional uosto.
Antra Jei vis dar norite Bidirectional uosto, Pls desribe grandinės panašus į šį:--------| PAD
|
_____| \ _____________ | --- \
| / | | __ /
|
|
_______ / | __ |
\ |

 

[Ace-X]

SUBJEKTAS pavyzdys
UOSTAS (out_en: Į STD_LOGIC;
in_bus: Į STD_LOGIC_VECTOR (3 DOWNTO 0);
out_bus: OUT STD_LOGIC_VECTOR (3 DOWNTO 0);
bi_bus: Inout STD_LOGIC_VECTOR (3 DOWNTO 0));
ARCHITEKTŪRA rtl pavyzdys YRA
BEGIN
out_bus <= bi_bus;
bi_bus <= in_bus KADA out_en ='0 'dar (kitos =>' Z ');
Pabaiga rtl;