Kaip atskirti duomenų eilutės į net ir nelyginis duomenis?

[m.zihanul]

Hi, I'm new su VHDL Coding (vieną savaitę patirtis).
kaip atskirti duomenų eilutės į net ir nelyginis duomenis?
tai tas pats kaip C kalbos ar yra kokių nors būdų, kaip geriau?

viltis yra, kad kas nors čia gali man padėti.

ačiū

 

[kvingle]

Sveiki atvykę į realų pasaulį. (Iš Laiksakritība)

Kas yra sąlyga, į kurią norite atskirti du duomenų srautus?
pavyzdžiui, jei norite atskirti jas viena laikrodžio krašto ...
Jūs galite turėti bitų skaitiklis (T flop) ir naudotis savo galia, kaip pasirinkti eilutę 2:1 Multiplexer.Kiekviename nelyginis perėjimą galima suskirstyti duomenis.

ką tik prijungti signalas generuoja pateikti Jūsų būklę, pažymėkite eilutę mux.
o mokytis DTL Tai gera praktika, kad dėl įrangos, kuri bus apibendrinti, nes jūsų code.Once žinote aparatūros .. kodavimo idėja yra cake.you vienetas gali kreiptis į bet kurį tekstinį knyga apie VHDL . (aš nenoriu sugadinti savo mokymosi patirtimi)
Happy coding.

 

[m.zihanul]

Ačiū už atsakymą

Noriu atskirti kiekvieną laikrodis krašto.

tikrai noriu daryti QPSK moduliacija.taigi pirmas dalykas, kurį aš turiu gauti padaryti yra suskirstyti į PCM dibits formavimas, kad yra net ir keista truputį.

Aš vis dar cant figure out geras sprendimas kodavimas.jei tik tu gali man duoti lengva pavyzdys arba geros knygos, kad galiu skaityti.

Anyways Labai ačiū už atsakymą.