J
Jenifer_gao
Guest
Hi All:
Aš projektavimas mažos galios OTA, kurioje vietos PFBK technika naudojama siekiant pagerinti VJ ir SR nedidinant energijos per daug.Grandinė yra parodyta areštas.
VJ ir SR buvo patenkintas įvesti du varžai viršuje, tačiau šių dviejų resitors taip pat padidinti antrą pole šios grandinės, todėl palaipsniui skirtumas buvo žymiai sumažėjo.Popierius, "paprastą metodą naudojant vietos PFBK stiprinti nužudė norma ir pralaidumo vieno etapo CMOS op-amperai", siūlo papildyti vienas rezistorius tarp op-amp terminalo ir CL, kaip parodyta mano schema, teikti nulio iki panaikinti šį polių.Aš bandžiau šią sistemą, bet aš nematau jokių pokyčių.Aš labai abejoju, tai rezistorius bus įvesti nulį, nes ji nepadeda kitam signalui kelią.
Jei kas nors gali įsigilinti į šį grandinė ir duoti man pasiūlymus kompensuoti šiuo antruoju pavyzdžiu.Ačiū iš anksto.
J
Atsiprašome, bet jums reikia prisijungti, jei norite peržiūrėti šį priedą
Aš projektavimas mažos galios OTA, kurioje vietos PFBK technika naudojama siekiant pagerinti VJ ir SR nedidinant energijos per daug.Grandinė yra parodyta areštas.
VJ ir SR buvo patenkintas įvesti du varžai viršuje, tačiau šių dviejų resitors taip pat padidinti antrą pole šios grandinės, todėl palaipsniui skirtumas buvo žymiai sumažėjo.Popierius, "paprastą metodą naudojant vietos PFBK stiprinti nužudė norma ir pralaidumo vieno etapo CMOS op-amperai", siūlo papildyti vienas rezistorius tarp op-amp terminalo ir CL, kaip parodyta mano schema, teikti nulio iki panaikinti šį polių.Aš bandžiau šią sistemą, bet aš nematau jokių pokyčių.Aš labai abejoju, tai rezistorius bus įvesti nulį, nes ji nepadeda kitam signalui kelią.
Jei kas nors gali įsigilinti į šį grandinė ir duoti man pasiūlymus kompensuoti šiuo antruoju pavyzdžiu.Ačiū iš anksto.
J
Atsiprašome, bet jums reikia prisijungti, jei norite peržiūrėti šį priedą