kaip aš galiu padaryti po DC po išdėstymo reoptimize?

[heligb]

Aš baigiau sintezę naudojant DC Ir aš baigiau R & R (0.18um) su CTS. Bet kai aš STA po "set_load, read_sdf, read_paractics", radau šiek tiek max_transation & setuptime pažeidimą. Taigi, aš reoptimized projektavimo, STA praeiti. Kaip aš galiu maitinti šį pakeitimą P & R įrankis? Dėl CTS yra kitokia, nauja optimizuotą verilog Netlist į verilog Netlist RTL stnthesis. Verilog Netlist Laikrodis medis, kaip elgtis su juo? Arba mano dizainas srautas yra ne tiesa?

 

[Raina]

Po u padarė ct jums reikia eiti optimizavimo būti įrankiai pati. Kur po CTS optimizuotas Netlist. atrodo DC ..... Galite skaityti, viduje ASTRO arba magma DSPF kurti naujas parazitinių modeliai [žinomas kaip. PARA į Astro] turėti tinkamą dangtelį matyti mazgų ir henc e įrankis gali optimizuoti jį pakeisti. Be to, pirmiausia turėtumėte patikrinti rezultatų b / w STA ir postCTS rezultatai nenuoseklumo priežastis. Ar constrainsts yra teisingi tiek Įrankiai ir kažkas panašaus.

 

[heligb]

Ačiū! Iš parduotų "reoptimize_design" komandą dažnai gali būti naudojamas postlayout Netlist reoptimize. Kaip jūs parašė, DC komanda reoptimize_design gali būti naudojamas postlayout Netlist po CTS? Jis būti naudojamas tik Netlist postlayout prieš CTS? Ar tai tiesa?

 

[soccer]

galite ją išspręsti išdėstymo įrankius, pavyzdžiui, Astro su ignoruojant tas klaidas per šimtą ir DC.

 

[heligb]

Radau turėti laiko pažeidimas kai daro PrimeTime STA, bet ne saugojimo laikas pažeidimas rasti Astro. Taigi, aš turiu padaryti DC reoptimize_design. Ir kai pažeidimas max_transition rasti Astro, bet joks max_transition pažeistas PrimeTime STA. Kodėl laiko patikrinimas nesutampa?