Kaip aš galiu žinoti, maksimalus greitis TL

[Al Farouk]

Turiu laisvą pagrindinio už 8051, aš noriu žinoti, maksimalaus dažnio, kad per TL gali jo naudojimą su. Aš pasiuntė laiko apribojimas iki norimo dažnio ir sintezatorius ("Le @ n @ Rdo) davė neigiamą kelnės, bet tai-ve vangumas gali būti dėl aš ne nustatyti multicycles pathes ir žinoti, kad aš turėtų eiti per VHDL kodas suprasti išsamias statybos IP (kuris užima daug laiko ir violat IP idėja benifite). , nėra jokio viena praeina per šią dilema prieš, o kas siūlomus sprendimus. : Cry:

 

[xfpgas]

Jei jis yra laisvas pagrindinis tikimybė, kad tai nėra optimizuota Įrenginių Architektūra esate nukreipti į. Ir tai yra labai svarbu, FPGA. I dont think galite gauti aaway su iš kintančių VHDL. Viskas priklauso nuo to, kaip blogai savo vangumas yra. Ir jeigu jūs galite ieškoti per kelius, kurie daro neigiamą anglies dulkių, patikrinkite, ar šie. 1) Per daug lygių logika 2) Aukšto Fanout Tinklai ir galbūt kai kurių kitų funkcijų Jei radote šie kartais galite nustatyti naudodami suvaržymus savo priekinės / atgal pabaigoje įrankiai. Dėl užkandžių galite paprašyti Leonardo optimizuoti savo dizainą Plotas vietoj greitis. Taip pat galite pabandyti Loginiai replikavimas ir grindų plannning. Bet šios pastangos taip pat reikalauja laiko ir patirties. Viskas priklauso nuo jūsų atveju. Kitas dalykas, reikia pažymėti "Leonardo negali duoti jums jokios dulkių. Šis doesnt reiškia backend vieta ir maršrutas taip pat susitiks laiko. Arba, galite pabandyti naudoti greičiau laipsnio dalis .. Tai tik greitai nustatyti. Hope this helps kode

 

[brmadhukar]

Patikrinkite vieta ir būdas. Jei jis veikia eiti į priekį ow pakeisti contraint

 

[dll_embed]

Tikrasis klausimas Farouk klausia apie tai, kaip nustatyti multicycle kelias be tyrimo kodą. Tai įdomi tema. Bet iš to, ką aš žinau, nėra priemonių, kurios yra pakankamai protingas, kad tai padaryti. Paprastai TL teikėjas būtų ši informacija. Dėl

 

[xfpgas]

Patikrinkite, ar kas nors bandė uosto nemokamai pagrindinių jūs naudojate savo tikslinę įrenginys. Gal jie išgyveno tai kinda dalykas. Gali būti OP turėtų būti paminėta prietaisas jis yra orientuota? Aš praleidau multicyple kelio klausimas. Yra įrankis, kad nėra ką mes visi norime, - įrankis, kuris automatiškai identifikuoja šias multicycle, klaidingas keliai taip paleidus P & R esate tik bando uždaryti laiko realiais apribojimais dizainas. Atleast thats, ką kompanija teigia. Jūs galite ieškoti jų interneto svetainę Daugiau informacijos http://www.fishtail-da.com/ didelis taikymo tikslas yra, kai asmenys, kurie nebuvo RTL dizaineriai ir negali žinoti savo kelią aplink kodas padaryti P & R Įrankiai gali dirbti ir nustatyti labiausiai iš šių klausimų, todėl tvarkytojais "aklai" netlist blokai nėra didžiąją dalį savo laiko dėl JT ir tikri dalykai. Arba, jei jums surasti šių multicycle takai rankiniu būdu, galite eksportuoti Multicycle takai suvaržymų jūsų P & R, nuo Leonardo naudojant TCL scripting pajėgumus. Kitas pasiūlymas, yra pamatyti, jei galite įjungti Pipelining puslapį savo sintezė įrankis ir atitikti laiką. Tai greičiausiai yra ne gonna nukopijuokite jį. Ji wouldnt skauda pabandyti. Kode