Kaip įgyvendinti Ultra jitter clock sąsaja?

[DZC]

Sveiki, aš noriu įgyvendinti grandinė atlikti laikrodis iš chip chip.
Jitter spec yra mažesnis nei 1ps ir laikrodžio dažnis 20M ~ 500MHz.
Aš svarsto galimybę naudoti Srovės logika ir LVDS sąsajos.

Mano klausimas: Ar LVDS sąsajos gali užtikrinti tokį mažą jitter?
Arba turite geriau suggeations?

Thanks a lot in advance!
Paskutinį kartą redagavo DZC m. spalis 17, 2007 8:38; edited 2 kartus iš viso

 

[leo_o2]

PLL arba DLL?