Ką Delta vėlavimas reiškia?

[rajakash]

wat tai reiškia Delta vėlavimo?

 

[rakesh_aadhimoolam]

Kreiptis VHDL Charles Roth ......... rasite detalų aprašymą apie deltos Delay .............. jei jūs neturite knygos ... aš norėčiau paaiškinti kitą atsakymą ............... Sėkmės

 

[sheik_vb]

Sveiki, aš neturiu knyga. Prašome atsakyti.

 

[haneet]

Žinau, VHDL ir ne Verilog ir todėl jiems pasakyti wrt VHDL. Delta vėlavimo begalybės vėlavimo. Šis vėlavimas atsiranda signalo vertes priskiriamas. Tai yra priežastis, ir laikysis tuo metu, signalo vertė, priskiriama ne priskirtas nedelsiant atstojamoji, bet po tam tikro delsimo ir šis vėlavimas yra žinomas kaip Delta nedelsiant.

 

[sachingorkhe]

"Delta Vėlavimas : - Delta Vėlavimas numatytasis signalo priskyrimas propogation vėlavimo, jeigu nėra vėlavimas yra aiškiai nustatyta. Delta begalybės VHDL laiko vienetą, kad visi signalo užduotys gali sukelti signalus, darant prielaidą, kad jų reikšmės ateityje. EG-produkcijos

 

[vinodkumar]

Hi Iam yra delta vėlavimo, tansport Delay ir kiti įvairūs būdai modeliavimo vėlavimų. kai mes r signalas, skelbiantis, kaip ji priskiria vertė kito laikrodis cycle.thts skirt tarp var ir SIG, jei ir norėtų pakeisti reikšmę tuo pačiu laikrodis naudoti var kitaip sig. kintamasis nebus gauti bet kur, o SIG mes gauti HW.so vėlavimo modeliavimas.

 

[nand_gates]

Žr šį ... http://www.people.vcu.edu/ ~ rhklenke/tutorials/vhdl/modules/m10_23/sld043.htm VHDL yra kartu kalba (ji turi būti, nes jis yra vienu metu darbo skaitmeninių vartai ). Problema kyla tuomet, kai bandysite imituoti šį elgesį kartu VHDL simuliatorius, kuris yra parašytas C, ir vykdo sequencially. VHDL atskaitomybę sudaro du ir vartai. Mes juos vykdyti C y