instancijos komponentas ISE

[ukapil]

Labas,
Be @ ltera mes instancija yra PLL, LVDS tx rx blokuoti naudojant Megawizard Plugin Manager.
Kaip i tai daryti Xilinx ISE?
Taip pat pasakyk man, kas yra geriau Stratix arba virtex II pro?

linkėjimai,
Kapil

 

[Leon]

Xilinx numatyta CoreGen.
Ji pati fuction kaip MegaWizard, klinikinio (at) rtus.

 

[Leon]

Mano variantą, Xilinx suteikti geresnes dokumento ir greitai prietaise kaip @ ltera.Tačiau jis taip pat kainuoja brangiau, kad @ ltera
savo prietaise.
Abi Stratix ir V2p gali užpildyti reqirment taikymo.
Skirtumas greičio tik reikia rūpintis, kai jūsų lusto naudojimas yra labai didelis.

 

[Sobakava]

kur galima atsisiųsti cOregen?Ar galima naudoti su Webpack 6?

 

[Sobakava]

Esu naujas x | Linx.

Isn't it synthesisable už webp (at) ck?:

modulis Toplevel (pixel_clock, pixel_counter);
įvesties pixel_clock;
išvesties [11:0] pixel_counter;

reg [11:0] pixel_counter;

visada @ (posedge pixel_clock)
pradėti
/ / Tai ne darbo
pixel_counter = pixel_counter 1;
/ / Tai yra darbo
pixel_counter = 325;
pabaiga
endmoduleAš negaliu pakilti yra reg?Aš tai daryti su M (at) X plius lter @ @.Aš naudoju M0delsim modeliavimo ir pixel_counter atrodo Hi-Z/undefined metu imitavimui.Ką man daryti?

Ar yra žingsnis po žingsnio pradedantiesiems su pažangiosios knyga / ebook X | Linx I5E?

Linkėjimai

 

[Karlheinz]

pabandykite:

modulis top_level (pixel_clock, pixel_counter, atkurti);

įvesties pixel_clock;
viela pixel_clock;
išvesties [11:0] pixel_counter;
reg [11:0] pixel_counter;
sąnaudų iš naujo;
viela iš naujo;

visada
@ (Posedge pixel_clock arba posedge naujo)
pradėti

jei (naujo)
pixel_counter <= 0;
kitas
pixel_counter <= pixel_counter 1;

pabaiga

 

[masyvi]

pabandykite šį kodą:

Kodas:

modulis Toplevel (pixel_clock, pixel_counter);

įvesties pixel_clock;

išvesties [11:0] pixel_counter;reg [11:0] pixel_counter = 0;visada @ (posedge pixel_clock)

pradėti

pixel_counter = pixel_counter 1;

pabaiga

endmodule