Inout uosto Verilog

[wjxcom]

Hi, all: Kaip naudotis Inout uosto Verilog?Rašau taip:

priskirti data = en_in? inout_port: 4'bzzzz;
priskirti inout_port = en_out_one? data_reg_one: 4'bzzzz;
priskirti inout_port = (en_out_two & &! en_out_one)? data_reg_two: 4'bzzzz;

kur duomenys, data_reg_one, data_reg_two yra vidaus registre CPLD, inout_port yra įvesties ir išvesties tipą, en_out_one ir en_out_two yra įjungti signalą.

Nežinau, ar tai dvi sakinyje minėta yra teisinga, nes QuartusII yra įspėjimas: duomenų konfliktas.

 

[tarkyss]

duomenys reg signalas?
Kaip tu gali priskirti duomenys = en_in? inout_port: 4'bzzzz;
už Inout signalas
Paprastai, jums reikia apibrėžti kitas be signalo.

 

[wadaye]

Hi wjxcom,

You'd bettern instancija bidirection IO savo RTL kodą, don't let priemonė įgyvendinti.

 

[wjxcom]

Labas, tarkyss: Ar galėtumėte paaiškinti šią problemą išsamiau?