impulsų generavimas (100kHz dažnio 40% darbo ciklą)

[SRIDHARG]

Noriu įgyvendinti vieną dc to dc konverteris .. tai, aš turiu gauti traukinio impulsų įjungti jungiklį MOSFET ... taip plz duok man kodas VHDL (100kHz dažniu, dėl, kad 40% ontime ... 60 % nuo kaskart impulso )..... arba pasiūlykite, kaip galiu gauti impulsų naudojant Xilinx blokai .... plz atsakyti man kuo greičiau ...

 

["Google"]

[No message]

 

[hamed_sotoudi]

Labas
Tai labai paprasta.apibrėžti ūkio subjekto ir prisijungti laikrodis 1 MHz ir nustatyti signalo didelis 4 laikrodis laikotarpiu ir nustatyti, kad jis mažas, 6 laikrodis laikotarpį.

 

[m_kartik]

Kas yra signalo dažnis įvesties laikrodis?

 

[hamed_sotoudi]

biblioteka IEEE;
naudoti IEEE.STD_LOGIC_1164.ALL;
naudoti IEEE.STD_LOGIC_ARITH.ALL;
naudoti IEEE.STD_LOGIC_UNSIGNED.ALL;

subjektas PWM yra
uosto (CLK: Į std_logic;
Pulsas: iš std_logic
);
pabaigoje ūkio subjektas;

Architektūra elgesio su PWM yra
pradėti
Pagrindinis: procesas (CLK)
kintamasis Skaitliukas: std_logic_vector (3 downto 0): = (kiti => '0 ');
pradėti
jei CLK = "1" ir clk'event tada
jei skaičius <X "4", tada
impulso <= '1 ';
įrašų: = skaičius 1 ";
kitas
impulso <= '0 ';
jei count = X "9", tada
įrašų: = X "0";
kitas
įrašų: = skaičius 1 ";
end if;
end if;
end if;
pabaigos procesą;
pabaigos architektūra;