imituoti aukščiausio lygio VDD, VSS, GND srovė Cadence?

[katrin]

kadencijų Aš esu pastato aukščiausio lygio grandinės keletą blokų, kitaip tariant, aukščiausio lygio blokas sudarė keletą grandinių blokai. kiekviename bloke analoglib [/color] [color = red] simbolis VDD, VSS, GND. Kai aš sukurti grandinė nuo schematinis simbolis, [color = red] šių VDD, VSS, GND yra ne kaip simbolis [/color] Pins, atrodo, kaip šie signalai yra laikoma pasaulio signalus Dabar aš esu veikia modeliavimas aukščiausio lygio schematiškai, ir aš noriu žinoti visų einamųjų vartojimo, todėl aš esu suinteresuotas žinoti, srovė teka per VDD, VSS ir GND. Bet kadangi nėra šių pasaulinių signalus PIN, kad aš negali rasti bendro einamojo vartojimo būdas parodyti tiesiogiai. [Color = # 444.444] [/color], todėl noriu žinoti, kaip aš galiu imituoti šių pasaulinių signalo srovės? ačiū

 

[DenisMark]

Už visą grandinę einamajam vartojimui ir gali matyti, kaip srovė, tekanti minties įtampos šaltinių. Galiu duoti ir keletas patarimų, tai geriau naudoti paveldima jungtys, o ne pasaulio. Labai naudingas dalykas. Kaip naudoti šį u gali skaityti Cadence dokumentus. Tai suteikia u galimybę pakeisti konkretūs atvejai ir jų įterptųjų atvejais tiekimo jungtys. UR atveju, ir gali pakeisti tiekimo grynasis pavadinimą, pvz. "VDD!" kai "už bloko" local_vdd. Kaip vieta, pavyzdžiui, iš "presistor" analogLib tarp VDD! " ir "local_vdd". Taigi, ir gali žiūrėti, kad srovė blokas. Pastaba: "presistor" nėra siunčiama išdėstymas, lygiai taip pat jis trumpas. Žr vdd_inherit ir vss_inherit, analogLib. Aš naudoju paveldima jungtis atskiro maitinimo, analoginis, skaitmeninis ir ESD tiekimo bėgiais. Aš sujungti juos kartu, nors aukščiausio lygio presistors (paprastai turiu vieną pin VDD ir vieną GND). Taigi galiu pasiimti kai lustas geležinkelių atsparumo įvertinimas, naudoti privalomų viela modeliai. Taip pat layouter negali prijungti analoginio ir skaitmeninio sukurtas blokuoti tiekimą.

 

[katrin]

kadencijų Aš esu pastato aukščiausio lygio grandinės keletą blokų, kitaip tariant, aukščiausio lygio blokas sudarė keletą grandinių blokai. kiekviename bloke analoglib [/color] [color = red] simbolis VDD, VSS, GND. Kai aš sukurti grandinė nuo schematinis simbolis, [color = red] šių VDD, VSS, GND yra ne kaip simbolis [/color] Pins, atrodo, kaip šie signalai yra laikoma pasaulio signalus Dabar aš esu veikia modeliavimas aukščiausio lygio schematiškai, ir aš noriu žinoti visų einamųjų vartojimo, todėl aš esu suinteresuotas žinoti, srovė teka per VDD, VSS ir GND. Bet kadangi nėra šių pasaulinių signalus PIN, kad aš negali rasti bendro einamojo vartojimo būdas parodyti tiesiogiai. [Color = # 444.444] [/color], todėl noriu žinoti, kaip aš galiu imituoti šių pasaulinių signalo srovės? ačiū

 

[DenisMark]

Už visą grandinę einamajam vartojimui ir gali matyti, kaip srovė, tekanti minties įtampos šaltinių. Galiu duoti ir keletas patarimų, tai geriau naudoti paveldima jungtys, o ne pasaulio. Labai naudingas dalykas. Kaip naudoti šį u gali skaityti Cadence dokumentus. Tai suteikia u galimybę pakeisti konkretūs atvejai ir jų įterptųjų atvejais tiekimo jungtys. UR atveju, ir gali pakeisti tiekimo grynasis pavadinimą, pvz. "VDD!" kai "už bloko" local_vdd. Kaip vieta, pavyzdžiui, iš "presistor" analogLib tarp VDD! " ir "local_vdd". Taigi, ir gali žiūrėti, kad srovė blokas. Pastaba: "presistor" nėra siunčiama išdėstymas, lygiai taip pat jis trumpas. Žr vdd_inherit ir vss_inherit, analogLib. Aš naudoju paveldima jungtis atskiro maitinimo, analoginis, skaitmeninis ir ESD tiekimo bėgiais. Aš sujungti juos kartu, nors aukščiausio lygio presistors (paprastai turiu vieną pin VDD ir vieną GND). Taigi galiu pasiimti kai lustas geležinkelių atsparumo įvertinimas, naudoti privalomų viela modeliai. Taip pat layouter negali prijungti analoginio ir skaitmeninio sukurtas blokuoti tiekimą.