Image VHDL kodą į FPGA syntheis

[kambhampati9]

Labas

Šiuo darau magistro darbas apie vaizdo apdorojimo naudojant Image Enhancement technika

Mano užduotis (Vaizdo gerinimo technika įgyvendinti VHDL tada kodas Siųsti nexys 2 riedmenų įranga).

Tai Board tinka šio prašymo?

Naudoju 64 * 64 paveikslėlis.

jei įmanoma, tai kaip galiu priimti iš FPGA produkcija.Ar galiu iš VGA išėjimo?.

Aš modeliavimo dalis.

I dont know how to do sintezė dalis, kaip aš galiu priskirti PIN konfigūracija yra 64 * 64 vaizdo dydį, kiekvieno pikselių yra 8 bitų ..Please help me sir

 

[FVM]

Citata:

Aš modeliavimo dalis.

 

[kambhampati9]

hi thank you for your reply,

Turiu dar vieną klausimą,

Turiu nexys2 (Diligent taryba). Aš sukūriau RAM vaizdas.

Ar galiu iš VGA išėjimo?, kad būtų rodomas vaizdas atgal.

Kaip aš galiu assigné smeigtukai?

Dabar aš skaityti opencores.orgAčiū,

 

[FVM]

Im not naudojant Xilinx arba Digilent valdyba ypač.Bet aš pastebėjau, kad VGA nuoroda dizainas yra prieinama iš Digilent.Reikėtų paaiškinti, kaip sujungti kaiščių.